特許
J-GLOBAL ID：200903049733253333
LSIの設計検証方法
発明者：
出願人/特許権者：
代理人 (1件)：
三好 秀和 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-167898
公開番号（公開出願番号）：特開平5-012371
出願日： 1991年07月09日
公開日（公表日）： 1993年01月22日
要約：
【要約】 (修正有)【目的】 各PUが保持するDB内に回路データを効率的に再配置することで、PU間発生イベント数を軽減して、実行速度を向上することを目的とする。【構成】 設計者の指定した回路図領域511、回路記述の接続関係512および信号伝搬経路513より信号のDB上の通過領域情報52を求め、通過領域情報52よりDB外イベント発生量540の算出を行った後、DB外イベント発生量540を参考にして回路データのDB群への再配置542を行う。
請求項（抜粋）：
演算処理を行う複数の高速処理単位と、上記複数の高速処理単位に個別に保持され回路図、回路記述の接続関係および信号伝搬経路から成る回路デ-タを格納する複数の回路データベース群と、上記高速処理単位および上記回路データベース群を管理する管理ソフトウェアとによりLSIの設計検証をする際に、上記回路データより信号の上記回路データベース群上の通過領域情報を求め、上記通過領域情報より上記回路データベース群外イベント発生量を算出し、上記回路データベース群外イベント発生量に基づき上記回路データを上記回路データベース群に再配置することを特徴とするLSIの設計検証方法。
IPC (4件)：
G06F 15/60 360
, G01R 31/28
, G06F 11/22 330
, G06F 11/26 310
