特許
J-GLOBAL ID:200903049739848444
半導体集積回路装置
発明者:
,
,
,
,
出願人/特許権者:
,
代理人 (2件):
小川 勝男
, 田中 恭助
公報種別:公開公報
出願番号(国際出願番号):特願2003-145305
公開番号(公開出願番号):特開2004-349504
出願日: 2003年05月22日
公開日(公表日): 2004年12月09日
要約:
【課題】高速不揮発相変化メモリの書き換え回数信頼性を向上する。【解決手段】MISFETをメモリセル選択用トランジスタQMとして用いる相変化メモリのメモリセル形成領域において、相変化材料を用いた抵抗素子Rからなるメモリセルの相変化材料層CGを共通化する。その結果、ドライエッチングによるメモリセル素子の分離に起因した、形状ばらつきおよび相変化材料の組成変化が低減し、メモリセルの書き換え回数信頼性が向上する。【選択図】 図1
請求項(抜粋):
半導体基板上に形成された抵抗素子と電界効果型トランジスタとが電気的に直列に接続されてなるメモリセルを複数有する半導体集積回路装置において、
前記抵抗素子は、第1の電極層と、加熱処理により抵抗値が変化する相変化材料からなる相変化材料層と、第2の電極層とが積層された積層膜からなり、少なくとも2つの前記メモリセル内の電界効果型トランジスタに共通の電源端子を接続するように構成されることを特徴とする半導体集積回路装置。
IPC (1件):
FI (3件):
H01L27/10 451
, H01L27/10 461
, H01L27/10 481
Fターム (16件):
5F083FZ10
, 5F083GA09
, 5F083JA37
, 5F083JA39
, 5F083JA40
, 5F083JA53
, 5F083JA60
, 5F083LA12
, 5F083LA13
, 5F083LA14
, 5F083MA05
, 5F083MA16
, 5F083MA19
, 5F083NA01
, 5F083PR06
, 5F083PR40
引用特許:
前のページに戻る