特許

J-GLOBAL ID：200903049741547222

半導体装置の製造方法

発明者： 野田 智信
出願人/特許権者： 株式会社東芝
代理人 (1件)： 竹村 壽
公報種別：公開公報
出願番号（国際出願番号）：特願平7-228628
公開番号（公開出願番号）：特開平9-055408
出願日： 1995年08月15日
公開日（公表日）： 1997年02月25日
要約：

【要約】【課題】 半導体装置の不良箇所の検出率の向上と捜索時間が短縮された不良箇所の特定行う。【解決手段】 この方法では半導体装置に電圧を印加することによって発生した不良箇所からのエネルギーで半導体基板上に形成した反応物質を変質させて不良箇所上に残すマーキングを行う。半導体基板1上に絶縁膜を介して層間絶縁膜14に被覆されたポリシリコン配線15が形成されている。この層間絶縁膜14の上にネガティブレジスト10を塗布する。この状態で半導体基板1に電圧を印加する。配線と半導体基板間に接合不良があると電界集中が発生し発光9する。この発光現象9にフォトレジスト10が反応して感光する。この部分的に感光されたフォトレジスト10を現像し、未感光部分を取り除くと、不良箇所を示す感光されたフォトレジスト製のマーク16が形成される。

請求項（抜粋）：

半導体基板に半導体素子を構成する所定パターンの膜を形成する工程と、前記半導体基板上に前記膜を被覆するように反応物質膜を形成する工程と、前記半導体基板と前記膜の間に電圧を印加し、この膜に不良箇所が存在する場合にその箇所からエネルギーを発生させる工程と、前記発生したエネルギーによって前記反応物質膜の所定の領域を変質させる工程と、前記反応物質膜の前記所定の領域以外の領域を前記半導体基板から除去する工程とを備えていることを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/66 ,  H01L 21/027 ,  H01L 21/3065 ,  H01L 33/00

FI (4件)：

H01L 21/66 A ,  H01L 33/00 K ,  H01L 21/30 570 ,  H01L 21/302 A