特許
J-GLOBAL ID：200903049745516526
ショットキバリアを有する半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
高野 則次
公報種別：公開公報
出願番号（国際出願番号）：特願2002-174545
公開番号（公開出願番号）：特開2004-022743
出願日： 2002年06月14日
公開日（公表日）： 2004年01月22日
要約：
【課題】ショットキバリアダイオードの逆回復時間の増大を招かないで耐圧を向上させることが困難であった。【解決手段】N型半導体領域5の表面にP+型ガードリング領域6が形成されている。半導体領域1の他方の主面11側にオーミックコンタクト用のN+型半導体領域7と少数キャリア排出用のP+型半導体領域8とが形成されている。ショットキ接触用の第1の電極2がN型半導体領域5とP+型ガードリング領域6とに接続され、第2の電極3がN+型半導体領域7とP+型半導体領域8とに接続されている。【選択図】 図2
請求項（抜粋）：
半導体基板と第1及び第2の電極とを備え、
前記半導体基板は、該半導体基板の一方の主面に露出するように配置された第1導電型の第1の半導体領域と、前記第1の半導体領域の中央部分を囲むように配置され且つ前記基板の一方の主面からの深さが前記第1の半導体領域よりも浅く決定され且つ第1導電型と反対の第2導電型を有している第2の半導体領域と、前記第1の半導体領域と前記基板の他方の主面との間に配置され且つ前記第1の半導体領域よりも高い不純物濃度を有している第1導電型の第3の半導体領域と、前記第1の半導体領域と前記基板の他方の主面との間に配置された第2導電型の第4の半導体領域とを有し、
前記第1の電極は前記基板の一方の主面に配置され且つ前記第1の半導体領域の前記中央部分にショットキ障壁を生じるように接触し且つ前記第2の半導体領域に抵抗接触しており、
前記第2の電極は前記第3及び第4の半導体領域に接続されていることを特徴とするショットキバリアを有する半導体装置。
IPC (2件)：
FI (1件)：
Fターム (7件)：
4M104BB02
, 4M104BB14
, 4M104CC03
, 4M104FF31
, 4M104FF35
, 4M104GG03
, 4M104HH18
