特許

J-GLOBAL ID：200903049754156680

半導体集積回路

発明者： 山口 秀策 ,  畠山 淳 ,  瀧田 雅人 ,  相川 忠雄 ,  望月 裕彦
出願人/特許権者： 富士通株式会社
代理人 (1件)： 平戸 哲夫
公報種別：公開公報
出願番号（国際出願番号）：特願平8-341867
公開番号（公開出願番号）：特開平10-188560
出願日： 1996年12月20日
公開日（公表日）： 1998年07月21日
要約：

【要約】【課題】出力回路用の電源電圧を入力する電源端子と、出力回路以外の内部回路用の電源電圧を入力する電源端子とを備える半導体集積回路に関し、電源起動時に、データバスを共有する同様の半導体集積回路間に貫通電流が流れないようにし、消費電力の低減化を図る。【解決手段】電源電圧VDDが立ち上がった場合には、VDD立ち上がり検出信号STTを出力制御回路15に供給し、インバータ16の出力をLレベルとしてpMOSトランジスタ41及びnMOSトランジスタ44をOFFとし、電源電圧VDDQが立ち上がった場合には、VDDQ立ち上がり検出信号STTQを出力回路38に供給し、nMOSトランジスタ45、46をOFFとしてpMOSトランジスタ41及びnMOSトランジスタ44をOFFとする。

請求項（抜粋）：

第1の電源電圧が印加される第1の電源端子と、第2の電源電圧が印加される第2の電源端子と、前記第1の電源電圧を監視し、前記第1の電源電圧の立ち上がりを検出したときは、パルス状の第1の電源電圧立ち上がり検出信号を出力する第1の電源電圧立ち上がり検出回路と、前記第2の電源電圧を監視し、前記第2の電源電圧の立ち上がりを検出したときは、パルス状の第2の電源電圧立ち上がり検出信号を出力する第2の電源電圧立ち上がり検出回路と、前記第1の電源電圧が供給され、前記第1の電源電圧立ち上がり検出回路が前記第1の電源電圧の立ち上がりを検出した時は、前記第1の電源電圧立ち上がり検出信号に制御され、データ端子をハイ・インピーダンス状態とし、データ出力動作時には、前記データ端子にデータを出力する出力回路と、前記第2の電源電圧が供給され、前記第2の電源電圧立ち上がり検出回路が前記第2の電源電圧の立ち上がりを検出した時は、前記第2の電源電圧立ち上がり検出信号に制御され、前記出力回路が前記データ端子をハイ・インピーダンス状態とするように前記出力回路を制御し、データ出力動作時には、内部回路から与えられるデータに基づいて前記出力回路の出力動作を制御する出力制御回路とを備えていることを特徴とする半導体集積回路。

IPC (3件)：

G11C 11/409 ,  G11C 11/413 ,  G11C 11/407

FI (4件)：

G11C 11/34 354 Q ,  G11C 11/34 335 A ,  G11C 11/34 354 F ,  G11C 11/34 362 S