特許
J-GLOBAL ID：200903049773596454
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
寒川 誠一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-321542
公開番号（公開出願番号）：特開平6-168951
出願日： 1992年12月01日
公開日（公表日）： 1994年06月14日
要約：
【要約】【目的】 バイポーラトランジスタの製造方法に関し、ベース幅が小さく膜質が良好な内部ベース領域を形成し、ベース・コレクタ接合容量を小さくするとゝもにベース抵抗を小さく抑えて、動作速度が速く、遮断周波数が高いバイポーラトランジスタを製造する方法を提供することを目的とする。【構成】 コレクタ層をなす一導電型の半導体層3上に第1の絶縁膜7と反対導電型の第1の導電膜8と第2の絶縁膜9とを順次積層形成し、第2の絶縁膜9と反対導電型の第1の導電膜8とを選択的に除去して開口10を形成し、開口10に露出する第1の絶縁膜7をウェット処理により除去するとゝもに、反対導電型の第1の導電膜8の縁部下部の第1の絶縁膜7をサイドエッチングし、開口10に露出する一導電型の半導体層3と反対導電型の第1の導電膜8とに接して反対導電型の半導体層を成長して内部ベース領域11を形成するようにする。
請求項（抜粋）：
コレクタ層をなす一導電型の半導体層(3)上に第1の絶縁膜(7)と反対導電型の第1の導電膜(8)と第2の絶縁膜(9)とを順次積層形成する工程と、前記第2の絶縁膜(9)と前記反対導電型の第1の導電膜(8)とを選択的に除去して開口(10)を形成し、該開口(10)に露出する前記第1の絶縁膜(7)をウェット処理により除去するとゝもに、前記反対導電型の第1の導電膜(8)の縁部下部の前記第1の絶縁膜(7)をサイドエッチングする工程と、前記開口(10)に露出する前記一導電型の半導体層(3)と前記反対導電型の第1の導電膜(8)とに接して反対導電型の半導体層を成長して内部ベース領域(11)を形成する工程と、前記開口(10)の側壁に第3の絶縁膜(13)を形成する工程と、前記開口(10)内に一導電型の第2の導電層(14)を形成し、該一導電型の第2の導電層(14)に含まれる一導電型の不純物を前記反対導電型の半導体層よりなる内部ベース領域(11)の表層に拡散して一導電型のエミッタ領域(15)を形成する工程とを有することを特徴とする半導体装置の製造方法。
IPC (2件)：
前のページに戻る
