特許

J-GLOBAL ID：200903049784192258

パワートランジスタ制御回路

発明者： 後閑 博 ,  山田 眞志
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 宮田 金雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-186035
公開番号（公開出願番号）：特開2000-022511
出願日： 1998年07月01日
公開日（公表日）： 2000年01月21日
要約：

【要約】【課題】 スイッチングに伴う発生ノイズを低減し、かつ、電力損失も少なくして正確にオン・オフ時間を制御する制御回路を得る。【解決手段】 オン・オフ最終制御対象であるパワートランジスタの制御電流として、複数のミクロドライバの出力を合成する構成とし、各ミクロドライバには出力を制限する定電流制限回路を設け、各ミクロドライバのオン・オフ時間を制御するミクロドライバ・スイッチングパターン生成回路を備えた。パワートランジスタのゲート側に抵抗を接続し、この抵抗を流れる制御電流により発生する電圧を検出して、帰還してパワートランジスタのゲート電流を制御するための制御値を得るパワートランジスタ動作変化検出回路を備えた。

請求項（抜粋）：

オン・オフ最終制御対象であるパワートランジスタの制御電流として、複数のミクロドライバの出力を合成する構成とし、上記各ミクロドライバには出力を制限する定電流制限回路を設け、上記各ミクロドライバのオン・オフ時間を制御するミクロドライバ・スイッチングパターン生成回路を備えたことを特徴とするパワートランジスタ制御回路。

IPC (2件)：

H03K 17/16 ,  H02M 1/08 311

FI (2件)：

H03K 17/16 H ,  H02M 1/08 311 A

Fターム (42件)：

5H740AA05 ,  5H740BA11 ,  5H740BA13 ,  5H740BB06 ,  5H740BC01 ,  5H740BC02 ,  5H740HH06 ,  5H740JA01 ,  5H740JB02 ,  5J055AX11 ,  5J055AX25 ,  5J055AX64 ,  5J055BX16 ,  5J055CX07 ,  5J055CX19 ,  5J055CX20 ,  5J055DX09 ,  5J055DX22 ,  5J055EX04 ,  5J055EX06 ,  5J055EX07 ,  5J055EX11 ,  5J055EY01 ,  5J055EY05 ,  5J055EY10 ,  5J055EY21 ,  5J055EZ00 ,  5J055EZ01 ,  5J055EZ07 ,  5J055EZ08 ,  5J055EZ09 ,  5J055EZ10 ,  5J055EZ14 ,  5J055EZ27 ,  5J055EZ33 ,  5J055FX04 ,  5J055FX07 ,  5J055FX12 ,  5J055FX18 ,  5J055FX32 ,  5J055GX02 ,  5J055GX04