特許
J-GLOBAL ID：200903049789003429
乱数発生器、及びそれを用いた通信システム及びその方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
丸島 儀一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-179235
公開番号（公開出願番号）：特開平7-036673
出願日： 1993年07月20日
公開日（公表日）： 1995年02月07日
要約：
【要約】【目的】 高速に乱数を発生させる。【構成】 乱数発生器に、複数のシフトレジスタSR1 、SR2 と、該複数のシフトレジスタの各々に対応し、該複数のシフトレジスタ中の所定のレジスタからの出力を論理演算して、該演算の結果を対応するシフトレジスタにフィードバック入力する複数の論理演算回路T1 、T2 とを具え、前記複数のシフトレジスタSR1 、SR2 の各々からの順次出力により、1つの乱数系列を発生させる。
請求項（抜粋）：
複数のシフトレジスタと、該複数のシフトレジスタの各々に対応し、該複数のシフトレジスタ中の所定のレジスタからの出力を論理演算して、該演算の結果を対応するシフトレジスタにフィードバック入力する複数の論理演算回路とを具え、前記複数のシフトレジスタの各々からの順次出力により、1つの乱数系列を発生させることを特徴とする乱数発生器。
IPC (3件)：
G06F 7/58
, G09C 1/00
, H04L 9/22
