特許

J-GLOBAL ID：200903049794310232

半導体試験装置

発明者： 橋本 純
出願人/特許権者： 株式会社アドバンテスト
公報種別：公開公報
出願番号（国際出願番号）：特願平7-175532
公開番号（公開出願番号）：特開平9-007392
出願日： 1995年06月19日
公開日（公表日）： 1997年01月10日
要約：

【要約】【目的】 複数のパターン発生器を使用し試験する場合、任意のサイクルのレイテンシ動作を持つメモリ・デバイスを試験できる半導体試験装置を実現する。【構成】 ドライバパターンと期待値信号を発生するパターン発生部22及び期待値信号をシフトするサイクルシフト部21で構成されるパターン発生器20を設け、clock信号により被試験メモリ10にドライバ波形を出力する波形整形器212を設け、位相を次々シフトして期待値パターンを発生する位相変換器232を設け、次々シフトするタイミング発生部233及びさらにレイテンシ動作によるサイクル数だけシフトしたSTRB信号を発生するタイミングシフト部234で構成されるタイミング発生器211を設け、被試験メモリ10から発生したサイクルディレーした出力データを、期待値パターンとSTRB信号で比較し良否判定する論理比較器213を設けて構成している。

請求項（抜粋）：

周期発生器(231)から発生するパターン発生器の動作周期でドライバパターンと期待値信号を発生するパターン発生部(22)と、パターン発生器の動作周期で期待値信号をシフトするサイクルシフト部(21)とから成る複数のパターン発生器(20)で構成する半導体試験装置において、複数のドライバパターンを入力し、タイミング発生器(211)から発生する被試験メモリの動作周期のclock信号で被試験メモリ(10)にドライバ波形を出力する波形整形器(212)を設け、複数のパターン発生器(20)からの期待値シフト信号を入力し、周期発生器(231)から発生する被試験メモリの動作周期のRATE信号によって上記期待値シフト信号をシフトして期待値パターンを発生する複数の位相変換器(232)を設け、周期発生器(231)から発生する被試験メモリの動作周期の信号によってSTRB信号をシフトして発生するタイミング発生部(233)と、パターン発生器の数Nの範囲内のサイクルディレーの数だけシフトしたSTRB信号を発生するタイミングシフト部(234)とから成る複数のタイミング発生器(211)を設け、被試験メモリ(10)から発生したサイクルディレーした出力データを、複数のタイミング発生器(211)から出力したSTRB信号で、複数の位相変換器(232)から出力した期待値パターンと比較し良否判定する論理比較器(213)を設けた、ことを特徴とする半導体試験装置。

IPC (3件)：

G11C 29/00 303 ,  G11C 29/00 ,  G01R 31/28

FI (3件)：

G11C 29/00 303 A ,  G11C 29/00 303 D ,  G01R 31/28 B