特許
J-GLOBAL ID：200903049803692755
ウェハ上のダイのレイアウト効率およびダイあたりの能動領域に対するI/O領域の比率の増加方法
発明者：
出願人/特許権者：
代理人 (1件)：
吉田 豊 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-198979
公開番号（公開出願番号）：特開平6-097279
出願日： 1993年07月16日
公開日（公表日）： 1994年04月08日
要約：
【要約】【目的】 単一の半導体ウェハ204上にレイアウトされた所定の面積を有する個々のダイ202の数を増加させることにより、ウェハ204上の無駄になる資源を減少させるとともに、ウェハレイアウト効率を増加させる手法を提供すること。【構成】 三角形状、細長い矩形状、平行四辺形状、台形状のダイ202など所定の非正方形状のダイは、正方形状のダイよりも「効率的に」円形状の半導体ウェハ204の領域内にこれをレイアウトすることが可能である。
請求項（抜粋）：
半導体上にダイ領域を形成するための方法であって、前記半導体を横切って弦の方向に向かう、実質的に等間隔で互いに離れた平行なスクライブラインによる第1の組を設け、このスクライブラインによる第1の組と、各点において、第1のプラスの角度「θ」で、交差するとともに、前記半導体を横切って弦の方向に向かう、実質的に等間隔で互いに離れた平行なスクライブラインによる第2の組を設け、このスクライブラインによる第2の組と前記スクライブラインによる第1の組とが交差する各点において、前記第1の角度とは異なる第2のマイナスの角度「φ」で、前記スクライブラインによる第1の組と交差するとともに、前記半導体を横切って弦の方向に向かう、実質的に等間隔で互いに離れた平行なスクライブラインによる第3の組を設け、これらスクライブラインによる第1、第2、および第3の組により囲まれた複数の領域が、前記半導体ウェハ上に複数個のダイ領域を画成することを特徴とする半導体ウェハ上におけるダイ領域の形成方法。
IPC (3件)：
H01L 21/78
, H01L 21/02
, H01L 27/04
