特許

J-GLOBAL ID：200903049804914093

電力用半導体素子

発明者： 尹 鍾 晩 ,  金 台 勲 ,  張 浩 鉄 ,  崔 ▲ヤン▼ ▲チュル▼
出願人/特許権者： 三星電子株式会社
代理人 (1件)： 萩原 誠
公報種別：公開公報
出願番号（国際出願番号）：特願2000-087379
公開番号（公開出願番号）：特開2000-294784
出願日： 2000年03月27日
公開日（公表日）： 2000年10月20日
要約：

【要約】【課題】 低いオン抵抗及び高い降伏電圧を有する電力用半導体素子を提供する。【解決手段】 本発明の電力用半導体素子は特に高電力MOSトランジスタまたは絶縁ゲートバイポーラトランジスタで構成される。本発明の電力用半導体素子はストライプ構造を有する単位セルを有し、単位セル間にはドリフト領域と同様な導電型で高濃度にドーピングされた高濃度ドリフト層を具備し、単位セルのボディ領域の両側端部がフレーム領域と連結されることを特徴とする。これにより、ボディ領域のエッジに球形または円筒形構造の空乏領域が形成されることを防止し、素子の降伏電圧を向上させうる。

請求項（抜粋）：

第1導電型のドレイン領域と、前記ドレイン領域の第1表面上に形成される第1導電型のドリフト層と、前記ドリフト層の表面下部に形成され、ボディフレーム領域及び両端が前記ボディフレームと連結された複数個のストライプ状のボディストライプを含む第2導電型のボディ領域と、前記ボディ領域内に形成され、前記ボディ領域より浅く形成される第1導電型のソース領域と、前記ソース領域上に形成されるソース電極と、前記ドリフト層の形成された前記ドレイン領域の前記第1表面に対向する第2表面に形成されているドレイン電極と、前記ソース領域のエッジ及び隣接した前記ボディ領域のエッジの間及び前記ボディ領域間に形成され、ゲート絶縁膜を介して前記ドリフト層上に形成されているゲート電極とを具備することを特徴とする電力用半導体素子。

IPC (3件)：

H01L 29/78 652 ,  H01L 29/78 ,  H01L 29/78 655

FI (5件)：

H01L 29/78 652 C ,  H01L 29/78 652 G ,  H01L 29/78 652 J ,  H01L 29/78 652 S ,  H01L 29/78 655 G

引用特許：

審査官引用 (4件)

• 特開平3-012970
  
• 特開昭59-167066
  
• 特開平3-012970
  
• 特開昭59-167066