高速ビットマップ・アクセス制御装置及び制御方法

発明者： ,
出願人/特許権者：
代理人 (1件)：土橋皓
公報種別：公開公報
出願番号（国際出願番号）：特願平5-180384
公開番号（公開出願番号）：特開平7-036772
出願日： 1993年07月21日
公開日（公表日）： 1995年02月07日
要約：

【要約】【目的】 X座標により各々指定される1ビット幅のメモリチップが複数列設けられ、各メモリチップには各々Y座標により指定されるビットが複数記憶されるビットマップ・メモリの制御を行う高速ビットマップ・アクセス制御装置及び方法に関し、最小のアクセスの回数で高速に画像処理を行うことを目的とする。【構成】各メモリチップに対応してY座標を重複させずに設定し、指示に基づき論理ビットマップ空間(論理空間)で選択されたX又はY座標で指定される所定長のデータに属する各ビットを重複することなく、異なるX座標をもつようにX方向に分散させる為に、各ビットのもつ論理空間のY座標に応じて論理空間のX座標が対応付けられた信号線を、物理ビットマップ空間のX座標が対応付けられたメモリチップと接続させてデータを読み出し、読み出したデータを、その論理空間の座標値に応じて、順次変換を行いながらメモリに書き込むように構成する。

請求項（抜粋）：

1ビット毎の書込み読出しが可能で、X座標により各々指定される1ビット幅のメモリチップ(100 〜10n )が複数列設けられ、各メモリチップ(100 〜10n )には、各々Y座標により指定されるビットが複数記憶されるビットマップ・メモリ(10)と、当該ビットマップ・メモリ(100〜10n )についてアクセスの制御を行うメモリ制御部(20)とを有するビットマップ・アクセス制御装置において、論理ビットマップ空間で、回転又は回反の指示を行う回転・回反指示部(40)と、前記回転・回反指示部(40)の指示に基づいて、論理ビットマップ空間で選択されたX座標又はY座標で指定される所定長のデータについて、そのデータに属する各ビットを、重複することなく、異なるX座標をもつようにX方向に分散させるために、各ビットのもつ論理ビットマップ空間のY座標に応じて、論理ビットマップ空間のX座標が対応付けられた信号線を、物理ビットマップ空間のX座標が対応付けられた前記メモリチップ(100 〜10n )と接続することにより入出力データの変換を行う入出力データ変換部(30)とを設けるとともに、前記メモリ制御部(20)には、論理ビットマップ空間で指定される所定長のデータについて、そのデータに属する各ビットを、重複することなく、異なるY座標をもつようにY方向に分散させるために、各メモリチップ(100 〜10n )毎に定まる固定Y座標の設定を行う固定Y座標設定部(900 〜90n )と、前記回転・回反指示部(40)の指示に基づいて、論理ビットマップ空間のY座標又は設定されたY座標の選択を行うY座標選択部(800 〜80n )とを設けたことを特徴とする高速ビットマップ・アクセス制御装置。

IPC (4件)：

G06F 12/00 580 , G06T 1/60 , G06T 3/00 , G09G 5/36 530

FI (2件)：

G06F 15/64 450 B , G06F 15/66 340

前のページに戻る