半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-107169
公開番号（公開出願番号）：特開平6-084396
出願日： 1992年04月27日
公開日（公表日）： 1994年03月25日
要約：

【要約】【目的】BT時間を短縮し生産性の向上をはかる。【構成】セクション選択回路1を、テスト信号TEが非能動レベルのときは第2のアドレス信号AD2に従ってセクション選択信号CS1〜CS4のうちの1つを選択レベルにし、能動レベルのときは全てのセクション選択信号SS1〜SS4を選択レベルにする回路とする。テスト信号TEが能動レベルのときは全セクションが並列に動作する。

請求項（抜粋）：

それぞれ複数のメモリセルを配列し対応するセクション制御信号に従ってこれらメモリセルのうちの選択状態のメモリセルへのデータの書込み、このメモリセルからのデータの読出しを行う複数のメモリセルアレイと、第1のアドレス信号に従って前記各メモリセルアレイのメモリセルをそれぞれ対応して選択状態とする複数のアドレス選択回路と、テスト信号が非能動レベルのとき第2のアドレス信号に従って前記各メモリセルアレイとそれぞれ対応するセクション選択信号のうち1つを選択レベルとし前記テスト信号が能動レベルのとき前記各セクション選択信号を全て選択レベルとするセクション選択回路と、対応する前記セクション選択信号が選択レベルのとき対応する前記メモリセルアレイに対し書込み,読出しを行うための前記セクション制御信号を発生する複数のセクション制御回路とを有することを特徴とする半導体記憶装置。

IPC (3件)：

G11C 29/00 303 , G11C 11/413 , G11C 11/401

FI (2件)：

G11C 11/34 341 D , G11C 11/34 362 H

前のページに戻る