特許

J-GLOBAL ID：200903049818843881

入出力バッファ

発明者： 大谷 博志
出願人/特許権者： 株式会社日立製作所 ,  日立コンピュータエンジニアリング株式会社
代理人 (1件)： 大日方 富雄
公報種別：公開公報
出願番号（国際出願番号）：特願平3-075838
公開番号（公開出願番号）：特開平5-259879
出願日： 1991年03月15日
公開日（公表日）： 1993年10月08日
要約：

【要約】【構成】 プルアップもしくはプルダウン抵抗を備えた入出力共通ピンを有する論理LSIにおいて、プルアップもしくはプルダウン抵抗と直列にスイッチMOSFETを接続し、出力バッファの制御信号をこのスイッチMOSFETのゲートに供給してテスティング時に出力ピンとされるバッファについてはスイッチMOSFETをオフさせるようにした。【効果】 プルアップもしくはプルダウン抵抗に流される電流がテスティング時に自動的にカットされるため、スタンバイ電流の測定精度を向上させることができるとともに、出力ピンをロウレベル(もしくはハイレベル)に固定するためのテストパターンの作成が不用となるためユーザーの負担を軽減させることができる。

請求項（抜粋）：

プルアップ抵抗もしくはプルダウン抵抗が接続された入出力共通ピンを有する論理集積回路において、プルアップ抵抗もしくはプルダウン抵抗と直列にスイッチ手段を接続し、出力バッファの制御信号をこのスイッチ手段の制御端子に供給し、出力バッファが活性化される際に上記プルアップ抵抗もしくはプルダウン抵抗に流される電流を遮断するように構成されてなることを特徴とする入出力バッファ。