特許
J-GLOBAL ID:200903049828868319
トランジスタの構造
発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願平10-278731
公開番号(公開出願番号):特開2000-114454
出願日: 1998年09月30日
公開日(公表日): 2000年04月21日
要約:
【要約】【課題】過電流が検出できるトランジスタの構造を提供する。【解決手段】信号を入力する入力端子と、信号を出力する出力端子と、信号を制御する制御端子が設けられ、半導体基板に設けられた出力パッドが出力端子に接続されてなるトランジスタの構造において、出力パッドから導体が所定の抵抗成分を有するように設けられ、設けられた導体の端部に出力端子が接続され、導体に流れる電流を検出するためのモニタ用端子を設け、出力パッドにモニタ用端子が接続されている。
請求項(抜粋):
信号を入力する入力端子と、信号を出力する出力端子と、該信号を制御する制御端子が設けられ、半導体基板に設けられた出力パッドが前記出力端子に接続されてなるトランジスタの構造において、前記出力パッドから導体が所定の抵抗成分を有するように設けられ、該設けられた導体の端部に前記出力端子が接続され、前記導体に流れる電流を検出するためのモニタ用端子が設けられ、前記出力パッドに該モニタ用端子が接続されてなることを特徴とするトランジスタの構造。
IPC (2件):
Fターム (8件):
5F038AR07
, 5F038AR19
, 5F038AZ10
, 5F038CA02
, 5F038CA10
, 5F038DT04
, 5F038DT12
, 5F038EZ20
前のページに戻る