特許

J-GLOBAL ID：200903049837120297

積層チップインダクタ

発明者： 森本 雄樹 ,  瓜生 英一 ,  鷲崎 智幸 ,  中森 達哉
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-195608
公開番号（公開出願番号）：特開2001-023823
出願日： 1999年07月09日
公開日（公表日）： 2001年01月26日
要約：

【要約】【課題】 導体スルーホールを介して接続される内部導体パターン間には浮遊容量が発生する。この内部導体間に発生する浮遊容量が大きければ、その影響で共振周波数より高周波側のインピーダンスの低下が大きくなる。この場合の対策として、上下の導体パターンを導体スルーホールを介して接続してなる磁性体層に用いる磁性体シートを1枚で厚くする方法が考えられるが、磁性体シートが厚くなると、磁性体シート成形時にクラックなど表面状態不具合の発生や導体スルーホールの導通不具合の原因となる。【解決手段】 積層チップインダクタにおいて上下の導体パターンを導体スルーホールを介して接続してなる磁性体層を、生産が容易で不良発生が少ない比較的薄い磁性体シートを複数枚重ねて構成することで導体パターン間の距離を開け、500MHz以上での高周波でのインピーダンスの低下を抑えるという効果を奏するものである。

請求項（抜粋）：

上下の導体パターンを導体スルーホールを介して接続してなる磁性体層と、この磁性体層に接続される一対の外部電極とを備え、前記磁性体層における上下の導体パターン間に位置するとともに前記導体スルーホールを有してなる磁性体シートを少なくとも2枚以上重ねて構成した積層チップインダクタ。

Fターム (9件)：

5E070AA01 ,  5E070AB01 ,  5E070BA12 ,  5E070CB03 ,  5E070CB13 ,  5E070CB17 ,  5E070CC01 ,  5E070DB02 ,  5E070EA01

引用特許：

審査官引用 (4件)

• 特開平4-336405
  
• 特開平4-123405
  
• 特開平4-336405
  
• 特開平4-123405