パターンの分割方法及び半導体デバイスの製造方法

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：細江利昭
公報種別：公開公報
出願番号（国際出願番号）：特願平11-248219
公開番号（公開出願番号）：特開2001-077000
出願日： 1999年09月02日
公開日（公表日）： 2001年03月23日
要約：

【要約】【課題】コンプリメンタリーにパターンを分割する場合にも有効で、しかも転写精度を落とさずに、分割されたパターンの繋ぎ目の問題を解消する方法を提供する。【解決手段】論理回路パターンが形成されているA、B、C、Dの部分では、回路パターンに精密な線幅精度が要求されるが、それ以外の部分ではそれほど精密な線幅精度が要求されない。よって、図に示すパターンを分割する場合、A、B、C、Dの部分を避けた部分で分割し、幅に対して十分に長い長さを有するパターンであるゲートパターン1、2、3、4〜nを、5で示す部分で分割し、ここを繋ぎ目とする。これにより、露光転写の際に、繋ぎ目でパターンの位置がずれて線幅が多少狂っても、回路全体の作動に影響を及ぼさないようにすることができる。

請求項（抜粋）：

幅に対して十分に長い長さを有するパターンを分割する方法であって、当該パターンを、転写後に高い寸法精度を要する部分と比較的寸法精度を要しない部分とに分類し、転写後に比較的寸法精度を要しない部分において分割することを特徴とするパターンの分割方法。

IPC (2件)：

H01L 21/027 , G03F 7/20 504

FI (3件)：

H01L 21/30 541 J , G03F 7/20 504 , H01L 21/30 541 S

Fターム (6件)：

2H097AA03 , 2H097AA11 , 2H097CA16 , 5F056CA05 , 5F056CC09 , 5F056CD16

前のページに戻る