特許
J-GLOBAL ID:200903049842805648

記憶システムにおけるプロトコル変換

発明者:
出願人/特許権者:
代理人 (4件): 熊倉 禎男 ,  大塚 文昭 ,  今城 俊夫 ,  西島 孝喜
公報種別:公表公報
出願番号(国際出願番号):特願2003-531344
公開番号(公開出願番号):特表2005-505037
出願日: 2002年09月27日
公開日(公表日): 2005年02月17日
要約:
本発明の実施形態による記憶装置スイッチは、SANの作成を可能にし、分散が容易で、中央管理が可能な拡張性の高いスイッチである。更に、この記憶装置スイッチは、世界的規模のインフラストラクチャの分散を可能にするので、記憶装置等のSANを実質的に世界のどこにでも配置することができる。更に、この記憶装置スイッチは、iSCSI又はファイバ・チャンネルの両方を含むもの等の多重プロトコルSANを可能にし、データパケットを「ワイヤ速度」で処理する。更なるワイヤ速度処理を可能にするために、本発明によるスイッチは、ラインカードの各々に分散された「知能」を有し、ラインカードによって、パケットをデータ及び制御パケットに分類し、仮想化機能を実行し、プロトコル変換機能を実行する。更に、本発明によるスイッチは、ミラーリング、スナップショット、複製等のサーバレス記憶サービスを実行する。【選択図】図6
請求項(抜粋):
データを記憶してアクセスするためのシステムに使用する方法であって、 (a)第1のプロトコルに従ってフォーマットされたパケットを、前記第1のプロトコルに従って作動する第1の装置から受信するステップと、 (b)前記パケットを第2のプロトコルに従ってフォーマットされたパケットに変換するステップと、 (c)前記パケットを前記第2のプロトコルに従って作動する第2の装置に送信するステップと、 を含み、前記ステップ(a)から(c)は、前記パケットのバッファリングを行うことなく実行されることを特徴とする方法。
IPC (4件):
G06F13/10 ,  G06F3/06 ,  G06F12/00 ,  H04L29/06
FI (5件):
G06F13/10 340A ,  G06F3/06 301A ,  G06F3/06 301N ,  G06F12/00 545A ,  H04L13/00 305B
Fターム (23件):
5B014EB05 ,  5B065BA01 ,  5B065CA18 ,  5B065CA30 ,  5B065CE21 ,  5B065ZA08 ,  5B082HA05 ,  5B082HA07 ,  5K034AA02 ,  5K034AA10 ,  5K034AA20 ,  5K034BB01 ,  5K034BB06 ,  5K034CC01 ,  5K034DD03 ,  5K034EE11 ,  5K034FF02 ,  5K034GG03 ,  5K034HH12 ,  5K034HH25 ,  5K034HH42 ,  5K034HH61 ,  5K034MM24
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る