半導体集積回路の基板雑音解析方法及び半導体集積回路解析装置

発明者：
出願人/特許権者：
代理人 (1件)：加藤朝道
公報種別：公開公報
出願番号（国際出願番号）：特願2000-350249
公開番号（公開出願番号）：特開2002-158284
出願日： 2000年11月16日
公開日（公表日）： 2002年05月31日
要約：

【要約】【課題】メッシュ分割により作成した半導体基板のモデルを用いるサブストレートノイズ解析において、莫大な個数の微小なサブストレートコンタクトの形状を忠実にモデル化すると、モデルのノード数が莫大となりシミュレーションが長時間となる問題を解決する方法及び装置の提供。【解決手段】セル境界線202で区切られた1セルに複数のサブストレートコンタクト105が含まれる場合、コンタクト近傍における電流集中203のために発生する局所的な電圧降下を、コンタクト等価抵抗204でモデル化し、1セルに複数のサブストレートコンタクトが含まれていても構わないため、粗いメッシュ分割でチップ全体をモデル化でき、短時間でシミュレーションを行うことができる。

請求項（抜粋）：

半導体基板中の微小な三次元領域を接続点としてノードを持つ単位立体として取り扱い、前記単位立体は、抵抗要素、誘導要素、容量要素のうち少なくとも一つの要素を用いてモデル化され、前記半導体基板を前記単位立体の集合体として取り扱い、半導体集積回路を構成する回路素子を、前記モデル化された半導体基板とともに回路シミュレータを用いて動作特性解析を行う、半導体集積回路の基板雑音解析方法において、サブストレートコンタクト近傍における電流集中により発生する局所的な電圧降下を、抵抗素子でモデル化することにより、前記単位立体よりも寸法の小さなサブストレートコンタクト構造をモデル化する、ことを特徴とする半導体集積回路の基板雑音解析方法。

IPC (3件)：

H01L 21/82 , G06F 17/50 666 , G06F 17/50

FI (3件)：

G06F 17/50 666 S , G06F 17/50 666 V , H01L 21/82 T

Fターム (11件)：

5B046AA08 , 5B046JA04 , 5F064CC22 , 5F064CC23 , 5F064CC30 , 5F064DD13 , 5F064EE27 , 5F064EE45 , 5F064EE52 , 5F064HH09 , 5F064HH10

前のページに戻る