特許
J-GLOBAL ID:200903049860500870

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 恩田 博宣 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平5-042754
公開番号(公開出願番号):特開平6-260440
出願日: 1993年03月03日
公開日(公表日): 1994年09月16日
要約:
【要約】【目的】シリコン基板表面のダメージ層だけを選択的に除去する。また、ビアホールの形成において、上部で大きく開口し横断面積が底部で小さくなるような形状のコンタクトホールを形成する。【構成】シリコン基板11上に絶縁層12を形成し、RIE を行ってコンタクトホール13を形成後、シリコン基板11をClF3 雰囲気中に置く。ClF3 はシリコンだけをエッチングするため、RIE 時にコンタクトホール13底部に生じたダメージ層のみが選択的に除去される。金属配線層14上にはPE-TEOS膜15a、SOG 膜16、PE-TEOS膜15b、PE-PSG 膜17、金属配線層18が形成されている。PE-TEOS膜はTEOSと酸素とをプラズマ中で分解させて生成したシリコン酸化膜である。PE-PSG膜はPE-TEOS膜にリンをドーピングしたものである。PE-PSG 膜17にはラウンド形状のコンタクトホール19aが形成され、PE-TEOS膜15a,15bには円筒形状のコンタクトホール19bが形成されている。
請求項(抜粋):
シリコン基板表面に絶縁層を形成する第1の工程と、その絶縁層に、シリコン基板表面とコンタクトするコンタクトホールを形成する第2の工程と、塩素とフッ素とから構成されるガスにより、コンタクトホールの底部のシリコン基板表面をエッチングする第3の工程ととからなる半導体装置の製造方法。
IPC (2件):
H01L 21/28 ,  H01L 21/90
引用特許:
審査官引用 (10件)
  • 特開昭64-073717
  • 特開平3-050826
  • 特開昭60-000755
全件表示

前のページに戻る