特許

J-GLOBAL ID：200903049863042822

外部記憶装置

発明者： 是此田 秀昭 ,  寺岡 秀樹
出願人/特許権者： 株式会社東芝
代理人 (1件)： 則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平5-138008
公開番号（公開出願番号）：特開平6-348376
出願日： 1993年06月10日
公開日（公表日）： 1994年12月22日
要約：

【要約】【目的】 誤書き込み防止と電池浪費防止に優れた外部記憶装置を提供することを目的とする。【構成】 複数の揮発性メモリICと、その複数の揮発性メモリICの一つを選択し、書き込み・読み出しを制御するメモリ制御回路と、システム本体より電源を入力され、その電圧が規定電圧以上である場合にほぼその電圧を出力すると共に、前記メモリ制御回路が動作可能となるような信号を発生する電源制御回路と、システム本体より規定電圧以上の電源が入力されない場合に、前記揮発性メモリICの記憶データを保持するための電池とを有する外部記憶装置において、システム本体よりメモリ制御信号が入力される入力側制御信号ラインを前記電源制御回路の入力側よりプルアップし、前記電源制御回路の入力側はコンデンサを介して接地され、かつプルダウン抵抗を具備することを特徴としている。

請求項（抜粋）：

複数の揮発性メモリICと、その複数の揮発性メモリICの一つを選択し、書き込み・読み出しを制御するメモリ制御回路と、システム本体より電源を入力され、その電圧が規定電圧以上である場合にほぼその電圧を出力すると共に、前記メモリ制御回路が動作可能となるような信号を発生する電源制御回路と、システム本体より規定電圧以上の電源が入力されない場合に、前記揮発性メモリICの記憶データを保持するための電池とを有する外部記憶装置において、システム本体よりメモリ制御信号が入力される入力側制御信号ラインを前記電源制御回路の入力側にプルアップするプルアップ手段と、前記電源制御回路の入力側と接地間に挿入されたコンデンサとプルダウン手段とを具備することを特徴とする外部記憶装置。

IPC (4件)：

G06F 1/26 ,  G06F 3/00 ,  G06F 12/16 310 ,  G06K 19/07

FI (2件)：

G06F 1/00 335 A ,  G06K 19/00 J