特許
J-GLOBAL ID：200903049880501067
マイクロコンピュータ
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-199336
公開番号（公開出願番号）：特開平6-044051
出願日： 1992年07月27日
公開日（公表日）： 1994年02月18日
要約：
【要約】【目的】畳込み符号器やランダム信号発生器等に用いるリニアフィードバックシフトレジスタを高速に実現できる手段を内蔵する。【構成】1語分の演算対象データを格納するレジスタ3を備える。レジスタ3からの上記演算対象データの構成ビットをビット毎に指定して選択したビット選択データを出力するビット選択回路12を備える。上記ビット選択データの全ての選択ビットの排他的論理和を同時に演算するEXR13を備える。
請求項（抜粋）：
予め定めたビット長の1語分の演算対象データを格納するデータレジスタと、前記データレジスタからの前記演算対象データの構成ビットをビット毎に指定して選択した少なくとも1ビットの選択ビットから成るビット選択データを出力するビット選択手段と、前記ビット選択データの全ての前記選択ビットの排他的論理和を同時に演算する排他的論理和演算手段とを備えることを特徴とするマイクロコンピュータ。
IPC (2件)：
G06F 7/58
, G06F 15/78 510
