表示制御装置

発明者：
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-264232
公開番号（公開出願番号）：特開平11-109937
出願日： 1997年09月29日
公開日（公表日）： 1999年04月23日
要約：

【要約】【課題】メインRAMと表示用RAMとを共用のメモリを使用するシステムにおいて、印刷など高速にプログラムを動作させなければならない場合に、表示リフレッシュのアクセスよりもCPUアクセスを優先して共用メモリを使えるようにすること。【解決手段】CPU10は、VRAM24を高速にアクセスする必要がある処理を行うとき、表示データ制御部26のVRAMアクセスサイクル生成部46に表示リフレッシュ停止信号68を送出する。この表示リフレッシュ停止信号68を受けると、VRAMアクセスサイクル生成部46は、CPUアドレスAを選択するセレクト信号50をセレクタ52に出力し、これにより、表示リフレッシュが行われないようになる。即ち、セレクタ52からは、CPUアドレスがVRAM24に供給されるようになり、CPUアクセスが連続して行われる。

請求項（抜粋）：

表示データを記憶すると共にCPUのメインRAMとして共用されるメモリと、表示データを上記メモリに書き込み、この書き込まれた表示データを順次読み出して表示装置に表示させる表示リフレッシュ処理のためのアクセスと、上記メモリに対するCPUからのアクセスとを交互に選択して行う選択手段と、CPUが上記メモリの継続的なアクセスを必要とする所定の処理の実行時に、上記選択手段に、上記表示リフレッシュ処理のためのアクセスとCPUからのアクセスとの交互選択に代えて、CPUからのアクセスのみを選択させる選択制御手段と、を具備することを特徴とする表示制御装置。

IPC (5件)：

G09G 5/00 555 , G09G 5/00 510 , G06F 3/153 333 , G06F 13/18 510 , G09G 5/06

FI (5件)：

G09G 5/00 555 P , G09G 5/00 510 P , G06F 3/153 333 A , G06F 13/18 510 A , G09G 5/06

前のページに戻る