マルチプロセッサ集積回路の電力を節約するための方法および装置

発明者： ,
出願人/特許権者：
代理人 (1件)：古谷馨 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-358993
公開番号（公開出願番号）：特開2003-280776
出願日： 2002年12月11日
公開日（公表日）： 2003年10月02日
要約：

【要約】【課題】システム負荷に対して電力消費量および性能を調節できるマルチプロセッサ集積回路用のシステムを提供すること。【解決手段】マルチプロセッサ集積回路100は、第1の電源端子122によって電力供給を受ける第1のプロセッサ104-第1レベルキャッシュ106の組み合わせと、第2の電源端子124によって電力供給を受ける第2のプロセッサ108-第1レベルキャッシュ110の組み合わせとを有する。プロセッサ-キャッシュの組み合わせの各々に接続された共通回路114が存在する。一実施形態において、このプロセッサ-キャッシュの組み合わせは、電源端子122,124を介して独立に制御された電力の供給を受けることができる。

請求項（抜粋）：

第1のキャッシュ(106)に接続された第1のプロセッサ(104)と、前記第1のキャッシュ(106)でミスしたメモリ参照を受信するように接続された第1のインタフェース(112)と、第2のキャッシュ(110)に接続された第2のプロセッサ(108)と、前記第2のキャッシュ(110)でミスしたメモリ参照を受信するように接続された第2のインタフェース(116)と、前記第1のインタフェースおよび前記第2のインタフェースに接続された共通回路(114)と、前記第1のプロセッサに電力を供給するように接続された第1の電源端子(122)と、前記第2のプロセッサに電力を供給するように接続された第2の電源端子(124)と、からなるマルチプロセッサ集積回路(100)。

IPC (7件)：

G06F 1/32 , G06F 1/26 , G06F 12/08 513 , G06F 12/08 579 , G06F 15/16 640 , G06F 15/78 510 , G06F 15/78

FI (7件)：

G06F 12/08 513 , G06F 12/08 579 , G06F 15/16 640 B , G06F 15/78 510 A , G06F 15/78 510 P , G06F 1/00 332 Z , G06F 1/00 334 C

Fターム (14件)：

5B005JJ22 , 5B005KK13 , 5B005MM01 , 5B011FF01 , 5B011FF02 , 5B011LL12 , 5B011MA00 , 5B045DD12 , 5B045KK01 , 5B045KK08 , 5B062CC04 , 5B062DD01 , 5B062HH03 , 5B062HH04

前のページに戻る