特許

J-GLOBAL ID：200903049905650178

タイミング調整回路

発明者： 安藤 洋章
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 稲葉 良幸 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-378794
公開番号（公開出願番号）：特開2002-185806
出願日： 2000年12月13日
公開日（公表日）： 2002年06月28日
要約：

【要約】【課題】データ変換ユニットのデータ変換サイクルに依存することなく各ユニットの設計を行う。【解決手段】設定したタイミング調整値を格納するレジスタと、入力される第1の開始信号に基づきカウンタ動作を開始するカウンタと、前記タイミング調整値と前記カウンタの値を比較する比較回路と、その比較結果に基づき第1のユニットが生成したデータをラッチし、前記ラッチしたデータを第2のユニットへ出力するラッチ回路を備えるタイミング調整回路を用いて、第1のユニットが生成したデータを第2のユニットへ出力するタイミングを調整する。

請求項（抜粋）：

第1のユニットが生成したデータを第2のユニットへ出力するタイミングを調整するタイミング調整回路であって、設定したタイミング調整値を格納するレジスタと、入力される第1の開始信号に基づきカウンタ動作を開始するカウンタと、前記タイミング調整値と前記カウンタの値を比較する比較回路と、その比較結果に基づき第1のユニットが生成したデータをラッチし、前記ラッチしたデータを第2のユニットへ出力するラッチ回路を備えることを特徴とするタイミング調整回路。

IPC (5件)：

H04N 1/60 ,  H04N 1/46 ,  H04N 9/67 ,  G06F 5/00 ,  G06F 13/42 350

FI (5件)：

H04N 9/67 ,  G06F 5/00 Z ,  G06F 13/42 350 Z ,  H04N 1/40 D ,  H04N 1/46 Z

Fターム (30件)：

5B077GG02 ,  5B077GG12 ,  5B077GG33 ,  5B077MM02 ,  5C066AA05 ,  5C066CA02 ,  5C066CA27 ,  5C066DD01 ,  5C066GA01 ,  5C066KD01 ,  5C066KE02 ,  5C066KE03 ,  5C066KE04 ,  5C066KE24 ,  5C066KG05 ,  5C066KG08 ,  5C077LL17 ,  5C077NP07 ,  5C077PP32 ,  5C077PP36 ,  5C077PP37 ,  5C077PP48 ,  5C077PP66 ,  5C077PQ12 ,  5C079HB01 ,  5C079HB09 ,  5C079HB11 ,  5C079MA02 ,  5C079MA11 ,  5C079NA15

引用特許：

審査官引用 (2件)

• 特開昭62-203283
  
• 特開昭60-059441