半導体装置の製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-085364
公開番号（公開出願番号）：特開2001-274246
出願日： 2000年03月24日
公開日（公表日）： 2001年10月05日
要約：

【要約】【課題】Cu配線の酸化、保護および配線間の寄生容量の増大抑制を図れる、SiO2 を主成分とする薄膜(SiO2 薄膜)を形成すること。【解決手段】Cu配線14上にSiN薄膜15を形成した後、酸化種および還元種を含む雰囲気中で熱処理を行う。このような熱処理によれば、還元種によってCu配線14中のCuの酸化を防止でき、かつ酸化種によってSiN薄膜15中のSiを熱酸化できる。その結果、Cu配線14を保護できる緻密なSiO2 薄膜16をCu配線14の表面に選択的に形成できる。SiO2 はSi3 N4 に比べて誘電率が低い。したがって、SiO2 薄膜16によって配線間の寄生容量の増大を抑制できる。

請求項（抜粋）：

Cuを主成分とする導電膜を形成する工程と、前記導電膜の表面上にSiとNを含む膜を形成する工程と、酸化種と還元種を含む雰囲気中での熱処理により、前記導電膜中のCuを還元し、かつ前記SiとNを含む膜中のSiを酸化することによって、前記導電膜の前記表面上にSiO2 を主成分とする絶縁膜を形成する工程とを有することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/768 , H01L 21/316

FI (2件)：

H01L 21/316 C , H01L 21/90 K

Fターム (42件)：

5F033HH11 , 5F033HH32 , 5F033HH34 , 5F033JJ01 , 5F033JJ11 , 5F033JJ32 , 5F033JJ34 , 5F033KK11 , 5F033KK32 , 5F033KK34 , 5F033MM01 , 5F033MM02 , 5F033MM12 , 5F033MM13 , 5F033NN06 , 5F033NN07 , 5F033PP06 , 5F033PP14 , 5F033PP26 , 5F033QQ48 , 5F033QQ74 , 5F033QQ76 , 5F033RR04 , 5F033RR06 , 5F033RR20 , 5F033SS01 , 5F033SS02 , 5F033SS07 , 5F033SS09 , 5F033SS11 , 5F033SS13 , 5F033TT02 , 5F033XX20 , 5F033XX24 , 5F033XX28 , 5F058BC02 , 5F058BC08 , 5F058BF04 , 5F058BF24 , 5F058BF30 , 5F058BH03 , 5F058BJ02

前のページに戻る