半導体不揮発性記憶装置の製造方法

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-058654
公開番号（公開出願番号）：特開平5-267683
出願日： 1992年03月17日
公開日（公表日）： 1993年10月15日
要約：

【要約】【目的】スタックゲート型の半導体不揮発性記憶装置の製造にあたり、ポリシリコン膜を所定方向にエッチングしたのち絶縁膜と他のポリシリコン膜を形成し、異方性エッチングによりパターニングして浮遊ゲート電極と制御ゲート電極を形成するとき、浮遊ゲート電極が短絡するのを防止し、歩留りの向上を図る。【構成】ポリシリコン膜を所定方向にエッチングした後、その側壁にポリシリコンでサイドウォール7aを形成しその上に形成される第2ゲート酸化膜が段差部で急峻にならないようにする。

請求項（抜粋）：

一導電型半導体基板の表面部に選択的にフィールド酸化膜を形成して、所定方向に並列に走行する複数のトランジスタ形成領域および互いに隣接する前記トランジスタ形成領域をつなぐ所定のピッチで配置された連結領域を区画する工程と、前記トランジスタ形成領域および連結領域に第1のゲート絶縁膜を形成する工程と、第1の導電性膜を堆積する工程と、前記第1の導電性膜を前記トランジスタ形成領域上に残してパターニングする工程と、第2の導電性膜を堆積した後に異方性エッチングを施し、前記パターニングされた第1の導電性膜の側壁にのみ選択的に前記第2の導電性膜を残す工程と、第2のゲート絶縁膜を形成する工程と、第3の導電性膜を堆積し、前記第3の導電性膜ないし第1の導電性膜をパターニングして前記トランジスタ形成領域を横断する制御ゲート電極および浮遊ゲート電極を形成する工程とを有することを特徴とする半導体不揮発性記憶装置の製造方法。

IPC (3件)：

H01L 29/788 , H01L 29/792 , H01L 27/115

FI (2件)：

H01L 29/78 371 , H01L 27/10 434

引用特許：

審査官引用 (3件)

特開昭62-219576
特開平2-291162
特開昭60-137067

前のページに戻る