特許

J-GLOBAL ID：200903049952804620

フレームリレー・ATMインターワーク制御方法及びインターワーク制御装置

発明者： 鈴木 豊
出願人/特許権者： 富士通株式会社
代理人 (1件)： 柏谷 昭司 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-195309
公開番号（公開出願番号）：特開2000-031979
出願日： 1998年07月10日
公開日（公表日）： 2000年01月28日
要約：

【要約】【課題】 フレームリレー・インタフェースとATMインタフェースとの間のインターワーク制御方法及びインターワーク制御装置に関し、フレーム構成に対して最適なATMセルへの変換を行わせる。【解決手段】 ヘッダ・マッピング部3と、第1,第2のマッピング部4,11と、セル組立・分解部5と、プロセッサ9等とを含み、フレームのアドレスフィールドのDLCIと、ATMセルのセルヘッダのVPI/VCIと、CIDとを対応させ、DLCIに応じて、フレームのアドレスフィールドと情報フィールドとをCPSパケットのペイロードにマッピングし、このCPSパケットをATMセルのセルペイロードにマッピングする。又タイマ12にセル送出待ち時間を設定し、セル送出待ち時間内のCPSパケットをセルペイロードにマッピングしてATMセルを組立てることができる。

請求項（抜粋）：

フレームリレー・インタフェースとATMインタフェースとの間のインターワーク制御方法に於いて、前記フレームリレー・インタフェースに於けるフレームのアドレスフィールドのデータ・リンク・コネクション識別子(DLCI)と、前記ATMインタフェースに於けるATMセルのセルヘッダの仮想パス識別子/仮想チャネル識別子(VPI/VCI)と、共通部パケットのチャネル識別子(CID)とを対応させ、前記フレームのデータ・リンク・コネクション識別子に応じて前記フレームのアドレスフィールドと情報フィールド又は該情報フィールドを共通部パケットのペイロードにマッピングし、該共通部パケットをATMセルのセルペイロードにマッピングする過程を含むことを特徴とするフレームリレー・ATMインターワーク制御方法。

IPC (3件)：

H04L 12/28 ,  H04L 12/56 ,  H04Q 3/00

FI (3件)：

H04L 11/20 D ,  H04Q 3/00 ,  H04L 11/20 102 Z

Fターム (9件)：

5K030HA09 ,  5K030HA10 ,  5K030HB14 ,  5K030HB28 ,  5K030HB29 ,  5K030JA06 ,  5K030JA08 ,  5K030KA01 ,  5K030KA02