特許
J-GLOBAL ID:200903049954203233
半導体集積回路
発明者:
,
出願人/特許権者:
代理人 (1件):
松本 眞吉
公報種別:公開公報
出願番号(国際出願番号):特願平11-217135
公開番号(公開出願番号):特開2001-044397
出願日: 1999年07月30日
公開日(公表日): 2001年02月16日
要約:
【要約】【課題】セルピッチを短縮し且つ第2配線層での列方向セル間配線を可能にして集積度をより向上させる。【解決手段】基本セルは、Nウエル10内にP形領域11〜13が列方向に配列され、Nウエル10に隣接するPウエル20内にN形領域21〜23が列方向に配列され、P形領域の間の上方を通りさらにN形領域の間の上方を通るゲートライン34A及び35Aが行方向に形成され、その両端側のウエル10及び20内にそれぞれウエルコンタクト領域16C及び26Cが形成され且つ該両端にゲートコンタクト領域が形成されていない。第1配線層の上方の第2配線層に、ウエルコンタクト領域と接続される電源配線VDD及びVSSが列方向に形成されている。
請求項(抜粋):
基本セルが互いに直角な第1方向及び第2方向に配列された半導体集積回路において、該基本セルは、Nウエル内に複数のP形領域が該第2方向に配列され、該Nウエルと該第1方向に隣接するPウエル内に複数のN形領域が該第2方向に配列され、該複数のP形領域の間の上方を通りさらに該複数のN形領域の間の上方を通るゲートラインが該第1方向に形成され、該ゲートラインの一端側の該Nウエル内及び他端側の該Pウエル内にそれぞれNウエルコンタクト領域及びPウエルコンタクト領域が形成され且つ該一端及び該他端にゲートコンタクト領域が形成されておらず、第1配線層にセル内配線が形成され、該第1配線層の上方の第2配線層に、該Nウエルコンタクト領域と接続される電源配線及び該Pウエルコンタクト領域と接続される電源配線が該第2方向に形成されていることを特徴とする半導体集積回路。
IPC (4件):
H01L 27/118
, H01L 21/82
, H01L 21/8238
, H01L 27/092
FI (3件):
H01L 21/82 M
, H01L 21/82 B
, H01L 27/08 321 J
Fターム (18件):
5F048AA01
, 5F048AB02
, 5F048AC03
, 5F048BE03
, 5F064AA03
, 5F064AA04
, 5F064CC12
, 5F064DD03
, 5F064DD05
, 5F064DD12
, 5F064DD16
, 5F064DD19
, 5F064EE05
, 5F064EE16
, 5F064EE22
, 5F064EE26
, 5F064EE27
, 5F064EE52
引用特許:
審査官引用 (4件)
-
特開昭62-159447
-
特開昭62-263653
-
特開昭62-159447
前のページに戻る