特許

J-GLOBAL ID：200903050007044197

メモリシステム

発明者： 渡辺 博之 ,  阿部 昭人
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-310298
公開番号（公開出願番号）：特開平7-160575
出願日： 1993年12月10日
公開日（公表日）： 1995年06月23日
要約：

【要約】【目的】 この発明は、外部から見た見かけ上の読み出し速度を高速化し得るメモリシステムを提供することを目的とする。【構成】 この発明は、アドレスバス2aから与えられる上位アドレスにより例えばメモリバンク1a,1bがアクセスされ、メモリバンク1a,1bから同時に読み出されて出力ラッチ5a,5bに保持された情報が出力セレクタ6により順次選択出力され、出力ラッチ5bに保持された情報の出力とともに、次の上位アドレスがインクリメンタ3により算出されてアドレスバス2cに与えられ、この次上位アドレスが入力セレクタ4c,4dにより選択されてメモリバンク1c,1dに与えられて読み出しが開始される動作が、アドレスバス2cに与えられる下位2ビットの下位アドレスに基づいて読み出し制御回路7の制御の下に行なわれるように構成される。

請求項（抜粋）：

2n (n≧2)個のメモリバンクを備え、連続したアドレスに対応した情報がメモリバンクにインタリーブされて格納されたメモリバンク群と、メモリバンク群に格納された情報を読み出すアドレスが与えられるアドレスバスと、アドレスバスに与えられるアドレスの内、下位nビットの下位アドレスを除く上位アドレスに1を加えて次上位アドレスを算出する加算手段と、それぞれのメモリバンクに対応して設けられ、メモリバンクがアクセスされる際に上位アドレス又は次上位アドレスを選択し、読み出しアドレスとして対応するメモリバンクに与える第1の選択手段と、それぞれのメモリバンクに対応して設けられ、対応するメモリバンクから読み出された情報を一時的に保持する保持手段と、保持手段に保持された情報を択一的に選択して出力する第2の選択手段と、複数のメモリバンクから上位アドレスで指定される一連の情報を同時に読み出して第2の選択手段により順次選択出力し、一連の情報の最後の情報を選択出力するとともに、一連の情報に続いて読み出す次の一連の情報に対応した複数の第1の選択手段が次上位アドレスを選択して対応する複数のメモリバンクに与えて該複数のメモリバンクから次の一連の情報を同時に読み出すべく、アドレスバスから順次与えられるnビットの下位アドレスにしたがって第1及び第2の選択手段ならびに保持手段の動作を制御する読み出し制御手段とを有することを特徴とするメモリシステム。

引用特許：

審査官引用 (2件)

• 特開昭62-145339
  
• 特開昭60-059461