半導体記憶装置およびその製造方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：小川勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-026458
公開番号（公開出願番号）：特開平6-244433
出願日： 1993年02月16日
公開日（公表日）： 1994年09月02日
要約：

【要約】【構成】コントロールゲート500と制御ゲート520を有する半導体記憶装置において、ビット配線200上にフローティングゲート520を形成した構造にする。また、半導体基板上に低抵抗材を堆積しビット配線200に加工する工程と、ビット配線上まで絶縁膜を挾んで積み上げたフローティングゲート500を形成する工程と、その上に制御ゲート520を形成する工程を有する製造方法にする。【効果】堆積した低抵抗材によるビット配線層のため拡散層に比べ抵抗を小さくすることができる。また、フローティングゲートをビット配線上まで広げて形成する工程により、Cfを決める底部面積に比べ、Ccを決める上部面積を大きくすることができ、Cc/Cfの大きな半導体記憶装置を形成することができる。

請求項（抜粋）：

半導体基板上に形成された基板と異なる導電型を持つ不純物拡散層よりなるソース,ドレイン領域と絶縁膜を介して前記ソース,ドレイン間の基板表面領域に電界効果を及ぼす、積層された制御ゲートとフローティングゲートよりなる絶縁ゲート型電界効果トランジスタを有し、前記フローティングゲートに蓄積された電荷により情報を保持し、前記制御ゲートからみた電界効果トランジスタの閾値により前記フローティングゲートに保持された情報を読みだす半導体記憶装置において、前記ソース、前記ドレイン領域が前記半導体基板の表面に堆積されたビット配線層に接続され、かつ、該フローティングゲートの少なくとも一部が前記ビット配線層上に配置されていることを特徴とする半導体記憶装置。

IPC (3件)：

H01L 29/788 , H01L 29/792 , H01L 27/115

FI (2件)：

H01L 29/78 371 , H01L 27/10 434

前のページに戻る