特許
J-GLOBAL ID：200903050011974662
エラー訂正装置およびその方法、ならびに、ディジタル信号再生装置およびその方法
発明者：
出願人/特許権者：
代理人 (1件)：
杉浦 正知
公報種別：公開公報
出願番号（国際出願番号）：特願平9-200296
公開番号（公開出願番号）：特開平11-045188
出願日： 1997年07月25日
公開日（公表日）： 1999年02月16日
要約：
【要約】【課題】 エラー訂正の際に、積符号の列方向および行方向に読み替えを1つのSDRAMで行なえるようにする。【解決手段】 SDRAMに対する同種の処理が夫々スロットに分解される。全種類の処理のスロットが集められ、1シーケンスが構成される。シーケンス内のスロットの順番は、固定的で、ビデオデータ出力の読み出し処理が先頭に割り当てられる。1534シーケンス/フレームであって、必要スロット数が1534スロット/フレームに満たない処理では、余りのスロットが生じる。ビデオデータ出力処理のスロットの余りのスロットでSDRAMのリフレッシュが行なわれる。1フレーム中で処理が終了してから次のフレームでの処理が開始されるまでの間に、2度リフレッシュが行なわれる。リフレッシュ間隔が最大で32msec以下となり、安価なSDRAMが使用できる。
請求項（抜粋）：
積符号を用いてエラー訂正符号化されたデータを復号化するエラー訂正装置において、内符号訂正を行なう内符号デコーダと、上記内符号訂正が行なわれた後に外符号訂正を行なう外符号デコーダと、上記内符号デコーダによるエラー訂正が行なわれたデータおよび上記外符号によるエラー訂正が行なわれたデータとを格納するメモリとを有し、複数の処理のそれぞれが基準クロックにより規定されるスロットに分解され、上記複数の処理にそれぞれ割り当てられた上記スロットが固定的な順番で並べられて1シーケンスが構成され、該1シーケンスが1フレームまたは1フィールドの期間で所定回数だけ繰り返されてエラー訂正処理をなし、上記1フレームまたは1フィールドの期間中の上記処理が行なわれていない上記スロットで上記メモリのリフレッシュ処理を行なうようにしたことを特徴とするエラー訂正装置。
IPC (5件)：
G06F 11/10 330
, G11B 20/18 512
, G11B 20/18 544
, H03M 13/00
, H04N 5/94
G06F 11/10 330 S
, G11B 20/18 512 E
, G11B 20/18 544 Z
, H03M 13/00
, H04N 5/94 Z
