特許

J-GLOBAL ID：200903050033301670

絶縁ゲート型バイポーラトランジスタ

発明者： 岩室 憲幸
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 山口 巖
公報種別：公開公報
出願番号（国際出願番号）：特願平4-258717
公開番号（公開出願番号）：特開平6-112494
出願日： 1992年09月29日
公開日（公表日）： 1994年04月22日
要約：

【要約】【目的】IGBTのオン電圧とターンオフ損失の間のトレード・オフ関係を改善する。【構成】低不純物濃度のベース層と他導電型の基板との間に存在するバッファ層の抵抗率を0.005 Ω・cm以上、0.03Ω・cm以下とし、その厚さを10μm以下にする。さらにベース層の不純物濃度を0.3×I1 / (S×1.6×10-19 ×6.0×106 ) 以下とする。ただし、I1 は素子の定格電流 (A) 、Sは有効面積 (cm2 ) 。

請求項（抜粋）：

半導体素体に第一導電型を有する第一領域と、その第一領域上の第二導電型を有する第二領域と、その第二領域上の第二導電型を有する低不純物濃度の第三領域と、その第三領域表面層に選択的に形成された第一導電型を有する第四領域と、その第四領域表面層に選択的に形成された第二導電型を有する高不純物濃度の第五領域とを備え、前記第四領域表面部の第三領域および第五領域によってはさまれた部分をチャネル領域としてその上にゲート絶縁膜を介するゲート電極と、前記第四領域表面および第五領域表面に共通に接触するソース電極と、前記第一領域に接触するドレイン電極とが半導体素体表面上に設けられたものにおいて、第二領域の抵抗率が0.005 Ω・cm以上、0.03Ω・cm以下で、その厚さが10μm以下であることを特徴とする絶縁ゲート型バイポーラトランジスタ。

引用特許：

審査官引用 (3件)

• 特開平2-110975
  
• 特開昭61-043474
  
• 特開平4-133355