特許
J-GLOBAL ID：200903050038808071
信号利得制御回路
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平5-121952
公開番号（公開出願番号）：特開平6-310961
出願日： 1993年04月26日
公開日（公表日）： 1994年11月04日
要約：
【要約】【目的】 信号利得制御回路の駆動電源の低電圧化を図る上で、より好適な方式を提供することを目的とする。【構成】 エミッタが共通接続された第1、第2のトランジスタにより構成される差動増幅器と、上記差動増幅器の共通エミッタに接続され、上記第1、第2のトランジスタにバイアス電流を流すための定電流回路と、上記第1、第2のトランジスタのコレクタに接続され、上記差動増幅器の負荷を構成する負荷回路と、上記第1、第2のトランジスタのベース間に制御信号を印加する制御手段と、出力端が上記差動増幅器の共通エミッタに接続され、入力端に印加される入力信号に応じて上記出力端における電流を変化させる電圧-電流変換回路とを具備し、上記入力信号を得て、上記負荷回路より上記制御信号に応じて電圧利得が変化した出力信号を得る構成とした信号利得制御回路。
請求項（抜粋）：
エミッタが共通接続された第1、第2のトランジスタにより構成される差動増幅器と、該差動増幅器の共通エミッタに接続され、上記第1、第2のトランジスタにバイアス電流を流すための定電流回路と、上記第1、第2のトランジスタのコレクタに接続され、上記差動増幅器の負荷を構成する負荷回路と、上記第1、第2のトランジスタのベース間に制御信号を印加する制御手段と、出力端が上記差動増幅器の共通エミッタに接続され、入力端に印加される入力信号に応じて上記出力端における電流を変化させる電圧-電流変換回路とを具備し、上記入力信号を得て、上記負荷回路より上記制御信号に応じて電圧利得が変化した出力信号を得ることを特徴とする信号利得制御回路。
IPC (4件)：
H03G 3/30
, H03F 1/02
, H03F 3/45
, H03G 5/16
