特許

J-GLOBAL ID：200903050039814229

半導体装置の製造方法

発明者： 早川 俊之 ,  荒木 仁
出願人/特許権者： 株式会社東芝
代理人 (1件)： 則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平3-335361
公開番号（公開出願番号）：特開平5-166946
出願日： 1991年12月19日
公開日（公表日）： 1993年07月02日
要約：

【要約】【構成】本発明はプラズマCVD法で層間絶縁膜を形成する際に、ゲート電極やキャパシタ電極と基板を電気的に接続しておき、層間絶縁膜形成後電気的接続を切る。【効果】本発明によればゲート絶縁膜やキャパシタ誘電膜に電位差が生じないので絶縁破壊を起こすことがない。

請求項（抜粋）：

半導体基板の表面領域の一部に第一の絶縁膜を形成する工程と、前記第一の絶縁膜上に第一の配線層を形成する工程と、前記第一の配線層上と前記半導体基板上とに第二の絶縁膜を堆積する工程と、前記第二の絶縁膜を選択的に除去し前記第一の配線層に至る第一のコンタクトホールと前記半導体基板に至る第二のコンタクトホールを形成する工程と、前記第二の絶縁膜上と前記第一のコンタクトホール内と前記第二のコンタクトホール内とに第二の配線層を形成する工程と、前記第二の配線層上と前記第二の絶縁膜上とにプラズマCVD法により第三の絶縁膜を形成する工程と、前記第三の絶縁膜を選択的に除去して前記第二の配線層のうち前記第一の配線層と前記半導体基板を電気的に接続する領域上に前記第二の配線層の配線幅より大きな開孔部を形成する工程と、前記第二の配線層を前記開孔部を通して自己整合的に除去する工程とを備えたことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/90 ,  H01L 21/31 ,  H01L 27/06

引用特許：

審査官引用 (3件)

• 特開平2-035755
  
• 特開平3-263326
  
• 特開昭62-217635