特許

J-GLOBAL ID：200903050055154085

半導体集積回路装置及びそれを利用した計算機システム

発明者： 小國 哲 ,  山本 一道 ,  益田 昇 ,  釜田 栄樹 ,  山田 稔 ,  中西 敬一郎
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 薄田 利幸
公報種別：公開公報
出願番号（国際出願番号）：特願平4-319802
公開番号（公開出願番号）：特開平5-283607
出願日： 1992年11月30日
公開日（公表日）： 1993年10月29日
要約：

【要約】【目的】計算機実装技術における従来のモジュール実装技術のいくつかの欠点を克服し、より高密度な実装を実現する半導体集積回路装置及び、より高速な計算機システムの構成方法を提供する。【構成】1個のLSIチップ2イ〜2ヘとほぼ同数の回路素子を集積した大型LSI1上に、複数のLSIチップ例えば6個としてLSIチップ2イ〜2ヘを搭載し、各LSIチップ2イ〜2ヘは大型LSI1に設けられた論理回路を介して接続する。計算機システムを構成する場合は、複数台の命令処理装置を構成する複数のLSIチップを、システム制御装置の調停回路やキャッシュディレクトリ記憶装置等を構成する大型LSIの主面上に搭載し、さらにキャッシュ記憶装置を構成するLSIチップも搭載し、それらの間を電気的に接続する。【効果】大規模なシステムをコンパクト化することができ、命令処理装置からシステム制御装置へのアクセスも高速に行なえる。

請求項（抜粋）：

第1の半導体集積回路装置の主面上に複数の第2の半導体集積回路装置を搭載してなる半導体集積回路装置において、上記第1の半導体集積回路装置内に、上記第2の半導体集積回路装置内の論理回路間を相互に接続するための能動素子を含む接続回路を設けたことを特徴とする半導体集積回路装置。

IPC (4件)：

H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  G06F 15/78 510