特許
J-GLOBAL ID：200903050074040287
バススルー終端回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
柳田 征史 (外1名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-581749
公開番号（公開出願番号）：特表2002-530001
出願日： 1999年11月03日
公開日（公表日）： 2002年09月10日
要約：
【要約】IC負荷のインピーダンスを信号源及び伝送線路のインピーダンスに整合するための、抵抗型終端及び伝送線路ルート割当のシステムが開示される。それぞれの集積回路は伝送線路の特性インピーダンスに、また好ましくは信号源インピーダンスにも整合するように設計された内蔵終端抵抗器を有する。信号源がプリント回路基板上の複数のIC素子を駆動する場合には、IC素子は連鎖的に縦続接続されて、連鎖の最終IC素子を除く全てのIC素子の内蔵抵抗器は素子の下の短絡回路によりバイパスされ、よって最終IC素子に連続伝送線路が与えられる。その下に短絡回路をもたない、連鎖の最終IC素子は、単に適切なピンを回路の共通基準電位に接続することにより必要な抵抗型終端を与える。集積回路のそれぞれは第1及び第2の内蔵終端抵抗器を有し、第1の抵抗器は第1の伝送線路の特性インピーダンスに整合するように設計され、第2の抵抗器は第2の伝送線路の特性インピーダンスに整合するように設計される。
請求項（抜粋）：
伝送線路回路において: (a) 少なくとも1つの層を有する回路基板; (b) 信号を供給するための信号源;前記信号源は信号源インピーダンスを有する; (c) 前記信号を伝送するための前記回路基板に沿って通る伝送線路;前記伝送線路は特性線路インピーダンスを有する;及び (d) 1つの連鎖-最終IC素子を含む1つまたはそれ以上の集積回路(IC)素子;前記1つまたはそれ以上のIC素子のそれぞれは前記伝送線路により前記信号源から前記信号を受け取るように前記回路基板に沿って配置され、前記IC素子のそれぞれはINPUTピン、IN/TERMピン、 及び前記INPUTピンと前記IN/TERMピンとの間に接続された内蔵抵抗器を有し、 前記抵抗器は前記線路インピーダンスに整合する抵抗値を有する;を含み: (e) 前記伝送線路は、前記1つまたはそれ以上のIC素子の前記連鎖-最終IC素子を除くそれぞれの前記INPUTピン及び前記IN/TERMピンに接続され、よって前記それぞれの素子の前記内蔵抵抗器は前記伝送線路によりバイパスされる;及び (f) 前記伝送線路はさらに前記連鎖-最終IC素子の前記INPUTピンに接続され、 前記連鎖-最終IC素子の前記IN/TERMピンは基準電位に接続される;ことを特徴とする伝送線路回路。
IPC (5件)：
H04L 25/02
, G06F 3/00
, H03H 7/38
, H03K 19/0175
, H05K 1/02
H04L 25/02 F
, G06F 3/00 K
, H03H 7/38 Z
, H05K 1/02 P
, H03K 19/00 101 Q
5E338CC02
, 5E338EE11
, 5J056AA00
, 5J056AA40
, 5J056BB28
, 5K029AA20
, 5K029BB01
, 5K029BB03
, 5K029CC01
, 5K029DD13
, 5K029GG07
, 5K029JJ08
