特許
J-GLOBAL ID：200903050076803938
画素回路
発明者：
出願人/特許権者：
代理人 (2件)：
吉田 研二
, 石田 純
公報種別：公開公報
出願番号（国際出願番号）：特願2003-373615
公開番号（公開出願番号）：特開2005-134838
出願日： 2003年10月31日
公開日（公表日）： 2005年05月26日
要約：
【課題】駆動TFTのしきい値変動の悪影響を減少し、全体を効率的な配置とする。【解決手段】データラインを基準電圧に保持した状態で、スイッチングTFT20がオンし、リセットTFT30をオン、電流制御TFT26をオフすることで、駆動TFT24のゲートにしきい値電圧をセットする。次に、リセットTFT30をオフ、電流制御TFT26をオンし、データラインにビデオデータを供給することで、しきい値電圧からビデオデータの電圧だけ高い電圧を駆動TFT24のゲートに印加し、これに対応する電流を有機EL素子28に供給する。【選択図】図1
請求項（抜粋）：
一端がデータラインに接続され、ゲートがゲートラインに接続された選択トランジスタと、
この選択トランジスタの他端に接続された容量と、
この容量の他端がゲートに接続され、一端が電源ラインに接続された駆動トランジスタと、
この駆動トランジスタに流れる電流によって発光する発光素子と、
前記駆動トランジスタの他端と、発光素子との間に挿入配置された電流制御トランジスタと、
前記駆動トランジスタのゲートに一端が接続され、他端が前記駆動トランジスタと、前記電流制御トランジスタの間に接続されたリセットトランジスタと、
を有し、
前記電流制御トランジスタと、前記リセットトランジスタとは逆極性のトランジスタであって、両トランジスタのゲートはリセットラインに共通接続されており、
データラインを一定の基準電圧にセットした状態で、選択トランジスタをオンし、その状態でリセットラインの電圧設定によって、リセットトランジスタをオン、電流制御トランジスタをオフすることで、前記駆動トランジスタのゲートに駆動トランジスタのしきい値電圧に対応した電圧をセットし、
その後、リセットラインの電圧設定を変更することでリセットトランジスタをオフ、電流制御トランジスタをオンし、かつデータラインにデータ電圧をセットすることで、駆動トランジスタのゲート電圧をデータ電圧応じてシフトさせ、データ電圧に応じた電流を駆動トランジスタおよび電流制御トランジスタを介し、発光素子に供給することを特徴とする画素回路。
IPC (3件)：
G09G3/30
, G09G3/20
, H05B33/14
G09G3/30 J
, G09G3/20 611H
, G09G3/20 624B
, G09G3/20 680G
, H05B33/14 A
3K007AB02
, 3K007AB17
, 3K007BA06
, 3K007DB03
, 3K007GA00
, 5C080AA06
, 5C080BB05
, 5C080DD05
, 5C080EE29
, 5C080FF11
, 5C080HH09
, 5C080JJ03
, 5C080JJ04
, 5C080JJ06
