特許
J-GLOBAL ID：200903050083417954
ディジタルフィルタ
発明者：
,
出願人/特許権者：
代理人 (1件)：
恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平11-122786
公開番号（公開出願番号）：特開2000-315937
出願日： 1999年04月28日
公開日（公表日）： 2000年11月14日
要約：
【要約】【課題】回路規模が小さく、消費電力の少ない高次のディジタルフィルタを提供する。【解決手段】6次のIIR型ディジタルフィルタは、帰還ループ部に設けられる2つの可変乗数乗算回路11,12と、循環ループ部に設けられる3つの可変乗数乗算回路13〜15と、帰還ループ部及び循環ループ部で各々加算演算を行う4つの加算回路16〜19と、帰還ループ部及び循環ループ部で共有される2つの遅延回路21,22とを備える。また、遅延回路23は、各乗数を用いて乗算及び加算された演算結果を加算回路18から出力する際にその出力をラッチする。マルチプレクサ回路25は、入力されるディジタル信号と遅延回路23の出力との何れか一つを選択して出力する。これにより、本ディジタルフィルタでは、乗算及び加算演算が繰り返された後に所望とする次数のディジタルフィルタ出力が得られる。
請求項（抜粋）：
複数の乗算回路と、それら乗算回路の出力を加算演算する加算回路と、遅延データを生成する遅延レジスタとを備えるディジタルフィルタにおいて、前記乗算回路は、複数の値から乗数を順次選択して乗算演算を行う可変乗数乗算回路であり、各乗数を用いたその時々の当該ディジタルフィルタの出力をラッチするための遅延回路を設けると共に、同フィルタの信号入力部に信号選択回路を設け、該信号選択回路は、前記遅延回路の出力とディジタル信号入力との何れか一つを選択して出力することを特徴とするディジタルフィルタ。
IPC (3件)：
H03H 17/04 635
, H03H 17/04 655
, G10K 15/12
H03H 17/04 635 A
, H03H 17/04 655 A
, G10K 15/00 B
