特許
J-GLOBAL ID：200903050112209657
2値直列データ通信における同期方式
発明者：
出願人/特許権者：
代理人 (1件)：
後藤 洋介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-193240
公開番号（公開出願番号）：特開平8-065289
出願日： 1994年08月17日
公開日（公表日）： 1996年03月08日
要約：
【要約】【目的】 電波瞬断等によりデータ伝送の途中でフレーム同期外れが生じても、受信側装置において、送信Pチャンネル及びQチャンネルを確定でき、正しい復号ができる2値直列データ通信における同期方式の提供。【構成】 送信側において、各フレームにフレーム同期パタンを挿入した状態の入力データを符号化率1/2の畳み込み符号化器で符号化して、Pチャンネルのビット及びQチャンネルのビットが交互に出現する2値直列データとして送信し、受信側では、Pチャンネル及びQチャンネルを確定しフレーム同期パタンを検出し正しいデータ列を得るため、2値直列データを処理するシリアル-パラレル変換器41、ビタビ復号器51、フレーム同期検出回路61からなる系統と、2値直列データの1ビット遅延データを処理するシリアル-パラレル変換器42、ビタビ復号器52、フレーム同期検出回路62からなる系統とを、備える。
請求項（抜粋）：
送信側装置と受信側装置とを有し、前記送信側装置は、連続するフレームを有する入力データを受け、該入力データのフレームの各々にフレーム同期パタンを挿入した状態の出力データを出力するフレーム同期挿入回路と、符号化率1/2を有し、前記出力データを畳み込み符号化し、Pチャンネルのビット及びQチャンネルのビットが交互に出現する2値直列データを送信する畳み込み符号化器とを、有し、前記受信側装置は、前記2値直列データを受信し、この2値直列データを1ビット遅延させた1ビット遅延直列データを出力する1ビット遅延回路と、前記2値直列データを受信し、この2値直列データを1ビット毎に交互に第1の仮想Pチャンネルデータ及び第1の仮想Qチャンネルデータとして振り分ける第1のシリアル-パラレル変換回路と、前記1ビット遅延回路に接続され、前記1ビット遅延直列データを1ビット毎に交互に第2の仮想Pチャンネルデータ及び第2の仮想Qチャンネルデータとして振り分ける第2のシリアル-パラレル変換回路と、前記第1のシリアル-パラレル変換回路に接続され、前記第1の仮想Pチャンネルデータ及び前記第1の仮想Qチャンネルデータを第1の復号データにビタビ復号する第1のビタビ復号器と、前記第2のシリアル-パラレル変換回路に接続され、前記第2の仮想Pチャンネルデータ及び前記第2の仮想Qチャンネルデータを第2の復号データにビタビ復号する第2のビタビ復号器と、前記第1のビタビ復号器に接続され、前記第1の復号データから前記フレーム同期パタンを検出し、前記フレーム同期パタンを検出した時、第1の検出信号を出力すると共に、前記第1の復号データを第1の受信出力信号として出力する第1のフレーム同期検出回路と、前記第2のビタビ復号器に接続され、前記第2の復号データから前記フレーム同期パタンを検出し、前記フレーム同期パタンを検出した時、第2の検出信号を出力すると共に、前記第2の復号データを第2の受信出力信号として出力する第2のフレーム同期検出回路と、前記第1及び前記第2のフレーム同期検出回路に接続され、前記第1及び前記第2の受信出力信号の一方を選択的に受信側装置出力データとして出力する選択器と、前記第1及び前記第2のフレーム同期検出回路に接続され、前記第1の検出信号を受けた時は、前記信号選択器に前記第1の受信出力信号を前記受信側装置出力データとして出力させ、前記第2の検出信号を受けた時は、前記信号選択器に前記第2の受信出力信号を前記受信側装置出力データとして出力させる制御回路とを、有することを特徴とする2値直列データ通信における同期方式。
IPC (3件)：
H04L 7/02
, H03M 13/12
, H04L 25/08
