特許

J-GLOBAL ID：200903050133184298

アドレス生成機構

発明者： 大橋 秀紀 ,  内野 高志 ,  黒田 隆 ,  吉田 昭
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 西野 卓嗣
公報種別：公開公報
出願番号（国際出願番号）：特願平5-129473
公開番号（公開出願番号）：特開平6-337812
出願日： 1993年05月31日
公開日（公表日）： 1994年12月06日
要約：

【要約】【目的】 本発明は複数組のアドレス記憶手段を用い、この複数組のアドレス記憶手段を選択的に使用することにより、割り込み処理や、サブルーチン処理において、使用中のアドレス記憶手段をデータメモリに退避させることなく、効率よくアドレスの生成を行うことを目的とする。【構成】 本発明は、複数組のアドレス記憶手段61、62と、アドレスレジスタからアドレスを生成するアドレスアロケーションユニット5と、アドレス記憶手段の選択情報が格納されているコントロールレジスタ10と、割り込み信号8を検出する割り込み検出部9、命令の読み込み、解読を行う命令デコーダ3と、を備え、前記アドレス記憶手段の選択は、コントロールレジスタに格納されているアドレス選択情報に従って容易にアドレス記憶手段を切り替えることを可能にする。

請求項（抜粋）：

演算に用いるデータが格納されているデータメモリと、該データメモリのアドレスを指定するアドレスアロケーションユニットと、該アドレスアロケーションユニットが指定するアドレスの基となるアドレスを格納する少なくとも2組のアドレス記憶手段と、該アドレス記憶手段のうち有効となるアドレス記憶手段の選択情報を格納すると共に、前記アドレスアロケーションユニットに対して該選択情報を送出するコントロールレジスタと、を備え、前記アドレス記憶手段の選択は、前記コントロールレジスタの選択情報に基づいて行われることを特徴とするアドレス生成機構。

IPC (2件)：

G06F 12/02 570 ,  G06F 15/31

引用特許：

審査官引用 (3件)

• 特開平4-077930
  
• 特開昭60-007540
  
• 特開昭63-153636