特許
J-GLOBAL ID：200903050139900858
半導体記憶装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
北野 好人
公報種別：公開公報
出願番号（国際出願番号）：特願平3-241265
公開番号（公開出願番号）：特開平5-082798
出願日： 1991年09月20日
公開日（公表日）： 1993年04月02日
要約：
【要約】【目的】本発明は、書き込み時の選択ゲート電極の電位マージンを大きくして安定した書き込み動作を確保すると共に、過消去の場合におけるソース、ドレイン間のリーク電流の発生を防止することにより、信頼性と製造歩留まりを向上することができる半導体記憶装置及びその製造方法を提供することを目的とする。【構成】隣接して1メモリセルを構成している記憶トランジスタ23と選択トランジスタ24とにおいて、記憶トランジスタ23の選択ゲート電極22下方のp型チャネル領域15の不純物濃度が、選択トランジスタ24の浮遊ゲート電極18下方のp型チャネル領域14の不純物濃度より高濃度である。
請求項（抜粋）：
第1導電型の半導体基板と、前記半導体基板表面に形成された第2導電型のソース領域と、前記半導体基板表面に形成され、前記ソース領域と相対する第2導電型のドレイン領域と、前記ソース領域と前記ドレイン領域とに挟まれ、前記ドレイン領域に隣接する第1のチャネル領域と、前記ソース領域と前記第1のチャネル領域とに挟まれた第2のチャネル領域と、前記第1のチャネル領域上に、第1のゲート絶縁膜を介して形成された浮遊ゲート電極と、前記浮遊ゲート電極上に、第1の絶縁膜を介して形成された制御ゲート電極と、前記第2のチャネル領域上に第2のゲート絶縁膜を介して形成され、前記浮遊ゲート電極と第2の絶縁膜を介して隣接する選択ゲート電極とを有し、前記第2のチャネル領域の第1導電型の不純物濃度が、前記第1のチャネル領域の第1導電型の不純物濃度より高濃度であることを特徴とする半導体記憶装置。
IPC (3件)：
H01L 29/788
, H01L 29/792
, H01L 27/115
H01L 29/78 371
, H01L 27/10 434
