特許

J-GLOBAL ID：200903050140800328

容量素子の形成方法

発明者： 獅子口 清一
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 鈴木 弘男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-292732
公開番号（公開出願番号）：特開平7-130875
出願日： 1993年10月28日
公開日（公表日）： 1995年05月19日
要約：

【要約】【目的】 MOSダイナミックRAMの積層型容量素子の形成方法において、微細な容量コンタクトホールに対する埋設性が良好で、かつ、生産性に優れた容量素子の形成方法を提供することを目的とする。【構成】 本発明の容量素子の形成方法は、LPCVD法を用い、反応性の異なる2種類の反応ガスを用い、容量コンタクトプラグ形成時においては反応性の低いモノシランガス(SiH4 )により、容量下部電極形成時においては反応性の高いジシランガス(Si2 H6 )により、それぞれ膜成形を行なうことを特徴とする。

請求項（抜粋）：

MOSダイナミックRAMを形成する積層型容量素子の形成方法において、シリコン基板上の層間絶縁膜にコンタクトホールを形成する工程と、減圧気相成長法により、成長温度550°Cから600°Cの範囲で原料ガスとしてモノシランガス(SiH4 )とドーパントガスを用いてコンタクトホールが完全に埋設されるまでドープトシリコン膜を成長させる工程と、減圧気相成長法により、成長温度550°Cから600°Cの範囲で原料ガスとしてジシランガス(Si2 H6 )とドーパントガスを用いて容量下部電極となるドープトシリコン膜を成長させる工程と、該ドープトシリコン膜を所定の形状にパターンニングする工程と、アニールにより該ドープトシリコン膜を多結晶化することにより容量下部電極を形成する工程とからなることを特徴とする容量素子の形成方法。

IPC (4件)：

H01L 21/8242 ,  H01L 27/108 ,  H01L 27/04 ,  H01L 21/822

FI (2件)：

H01L 27/10 325 C ,  H01L 27/04 C