特許

J-GLOBAL ID：200903050170291495

フラッシュメモリにおける書込み/消去機能を拡張するための方法および装置

発明者： ジョン・フィリップ・ハンセン ,  エリック・メツガー
出願人/特許権者： モトローラ・インコーポレイテッド
代理人 (1件)： 大貫 進介 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-274336
公開番号（公開出願番号）：特開平11-175391
出願日： 1998年09月10日
公開日（公表日）： 1999年07月02日
要約：

【要約】【課題】 フラッシュメモリのバンクへの読出し動作が必要な場合に、フラッシュメモリのバンクに書込み/消去動作を拡張および再開を自動的に行うシステムを提供する。【解決手段】 フラッシュメモリ(12)が複数のメモリセル(20、22)のバンクを有する。フラッシュメモリ(12)の読出し動作が、書込み/消去動作が実行されるメモリセルの同じバンクに要求された場合に、書込み/消去動作は、その読出し動作が実行されている間に、自動的に拡張される。また、待機信号がフラッシュメモリ(12)によってアサートされ、それにより書込み/消去動作が拡張されていることをプロセッサ(10)に示す。書込み/消去動作が拡張された後、その待機信号はネゲートされる。複数の読出し動作が要求された場合、すべての読出し動作は、書込み/消去動作が再開する前に実行される。

請求項（抜粋）：

データプロセスシステムであって:プロセッサ(10);不揮発性メモリ(12);および前記プロセッサ(10)と前記不揮発性メモリ(12)とに結合するインターフェースであって、書込み可能信号を与えるための書込み可能ライン(WE*)と、チップ可能信号を与えるためのチップ可能ライン(CE*)と、待機信号を与えるための待機ライン(DRY/WAIT)と、複数のデータ信号を与えるための複数のデータライン(DATA)と、複数のアドレス信号を与えるための複数のアドレスライン(ADDRESS)と、から成るインタフェース;から構成されることを特徴とする、データプロセスシステム。

IPC (2件)：

G06F 12/00 560 ,  G11C 16/06

FI (2件)：

G06F 12/00 560 C ,  G11C 17/00 631

引用特許：

審査官引用 (2件)

• 特開昭61-245255
  
• メモリ動作管理方法及びメモリ動作管理装置
  公報種別：公開公報   出願番号：特願平6-261756   出願人：カシオ計算機株式会社