特許

J-GLOBAL ID：200903050188958594

半導体装置の製造方法

発明者： 菊池 義文
出願人/特許権者： 富士通株式会社
代理人 (1件)： 岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平4-157086
公開番号（公開出願番号）：特開平6-005606
出願日： 1992年06月16日
公開日（公表日）： 1994年01月14日
要約：

【要約】【目的】本発明は、半導体チップ上に形成されたバンプのボンディング工程を含む半導体装置の製造方法に関し、リードをバンプに接続する場合のバンプ同士の短絡を防止するとともに、形状不良に対するマージンを大きくすることを目的とする。【構成】下層部9bが上層部9aよりも硬質に形成されたバンプ2を、半導体チップ2の上に形成する工程と、前記バンプ2の上層部の上にリード12を載せる工程と、前記リード12を前記バンプ2に押圧することにより前記リード12と前記バンプ2を接続する工程とを含み構成する。

請求項（抜粋）：

下層部(9a)が上層部(9b)よりも硬質に形成されたバンプ(2)を、半導体チップ(2)の上に形成する工程と、前記バンプ(2)の上層部の上にリード(12)を載せる工程と、前記リード(12)を前記バンプ(2)に押圧することにより前記リード(12)と前記バンプ(2)を接続する工程とを有することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/321 ,  H01L 21/60 311

FI (2件)：

H01L 21/92 C ,  H01L 21/92 F