特許

J-GLOBAL ID：200903050194347556

半導体デバイスの製造方法、半導体基板の処理方法、分析方法及び製造方法

発明者： 影 山 もくじ ,  宮 下 守 也
出願人/特許権者： 株式会社東芝
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-171648
公開番号（公開出願番号）：特開平8-017815
出願日： 1994年06月30日
公開日（公表日）： 1996年01月19日
要約：

【要約】【目的】 ゲート酸化膜の部分的薄膜化の防止、良好な状態での半導体基板(ウェーハ)のエッチング(処理)と表面の分析並びに金属不純物の低減化。【構成】 第1発明においては、F含有水溶液を基板に接触させつつ紫外線が照射されるので、酸化膜と半導体基板とが同等のエッチング速度で制御性良く、平坦性を失うことなくエッチングされ、第2発明においては、半導体ウェーハは、酸性水溶液に曝された状態で紫外線が照射され、これによりエッチングされ、表面のラフネスを劣化させることなく表面金属汚染とパーティクルが除去され、このエッチングに使われた酸性水溶液の元素分析により、半導体ウェーハの最表面層内の不純物元素は高精度に分析され、第3発明においては、紫外線の照射により発生するキールに多結晶シリコン中の金属が電子を供給して再結合させ、自らはイオンとなって水溶液中に流出する。

請求項（抜粋）：

半導体基板の表面の特定の領域を酸化して酸化膜を形成する第1の工程と、この第1の工程の後に、少なくとも弗素を含む水溶液を前記半導体基板の表面に接触させつつ紫外線を照射して、前記酸化膜及び半導体基板をほぼ等しい速度でエッチングする第2の工程と、を備えることを特徴とする半導体デバイスの製造方法。

IPC (3件)：

H01L 21/316 ,  H01L 21/26 ,  H01L 21/306

FI (3件)：

H01L 21/94 A ,  H01L 21/26 L ,  H01L 21/306 B

引用特許：

審査官引用 (2件)

• 特開昭63-116432
  
• 特開昭63-116432