特許
J-GLOBAL ID：200903050237189461
データ記憶素子におけるデータの読出および復元方法
発明者：
出願人/特許権者：
代理人 (1件)：
大貫 進介 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-247215
公開番号（公開出願番号）：特開平9-120686
出願日： 1996年08月29日
公開日（公表日）： 1997年05月06日
要約：
【要約】【課題】 FERAM(10)においてデータを読み出し復元する方法を提供する。【解決手段】 FERAM(10)は、FET(11)と強誘電体コンデンサ(12)とを含む。FETは、ワード線(14)に接続されたゲートと、強誘電体コンデンサを介してプレート線(15)に結合されたソースと、ビット線(16)に接続されたドレインとを有する。リード・プロセスは、所定量の電荷をビット線コンデンサ(17)に供給することによって開始される。FETがオンになった後、強誘電体コンデンサが充電され、FERAMに記憶されているデータによって決定される電圧低下が、ビット線に発生する。これにしたがって、センス・アンプ(18)は、ビット線における電圧を調節し、FERAMからデータを読み出す。プレート線に電圧を印加し、FETをオフに切り換えることによって、FERAMにデータが復元される。
請求項（抜粋）：
データ記憶素子(10)においてデータを読み出し、復元する方法であって:スイッチ(11)と分極保持コンデンサ(12)とを有する前記データ記憶素子(10)であって、前記スイッチ(11)は、制御信号を受信するために結合された制御電極と、復元信号を受信するために前記分極保持コンデンサ(12)を介して結合された第1電流導通電極と、データを伝送するために結合された第2電流導通電極とを有する、前記データ記憶素子を用意する段階;前記データ記憶素子(10)にデータを供給する段階;前記スイッチ(11)を非導通状態にする段階;前記分極保持コンデンサ(12)を通じて、前記スイッチ(11)の第1電流導通導通電極に第1復元信号を印加する段階;前記スイッチ(11)の第2電流導通電極に充電電圧を供給する段階;前記スイッチ(11)の第2電流導通電極に印加した前記充電電圧を除去する段階;前記スイッチを導通状態にする段階;前記スイッチ(11)の第2電流導通電極における電圧に応答して、前記スイッチ(11)の第2電流導通電極にデータ値電圧を印加し、前記データ記憶素子(10)からデータを読み出す段階;前記分極保持コンデンサ(12)を通じて、前記スイッチ(11)の第1電流導通電極に第2復元信号を印加する段階;および前記スイッチ(11)を非導通状態とし、前記データ記憶素子(10)においてデータを復元する段階;から成ることを特徴とする方法。
IPC (8件)：
G11C 14/00
, G11C 11/22
, H01L 27/10 451
, H01L 27/108
, H01L 21/8242
, H01L 21/8247
, H01L 29/788
, H01L 29/792
G11C 11/34 352 A
, G11C 11/22
, H01L 27/10 451
, H01L 27/10 651
, H01L 29/78 371
