特許
J-GLOBAL ID：200903050273288972
半導体集積回路装置
発明者：
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平11-187511
公開番号（公開出願番号）：特開2001-016088
出願日： 1999年07月01日
公開日（公表日）： 2001年01月19日
要約：
【要約】【課題】 簡単な回路構成によって、出力回路のスルーレートを最適に調整する。【解決手段】 出力回路のスルーレート調整を行う場合、外部端子から設定信号を入力してレジスタに格納する。デコーダはレジスタから出力されるレジスタ信号と内部回路の出力信号とをデコードして制御信号SCD1〜SCD10を生成して出力する。この制御信号SCD1〜SCD10に基づいてスルーレート制御回路SCp3,SCn3,SCp2,SCn2がスルーレート制御を行う。たとえば、インバータ4を最もゆっくりONさせるには、トランジスタ17〜20、およびトランジスタ29〜31,34を動作させる。よって、制御信号SCD1〜SCD3の信号レベルを、’001’とし、制御信号SCD4〜SCD6の信号レベルを、’110’とする。
請求項（抜粋）：
入力された信号をインタフェースして転送するバッファと、制御信号に基づいて前記バッファのスルーレートを制御するスルーレート制御部とよりなる出力バッファ回路を備えたことを特徴とする半導体集積回路装置。
Fターム (14件)：
5J056AA04
, 5J056BB21
, 5J056BB38
, 5J056BB60
, 5J056CC00
, 5J056CC18
, 5J056DD13
, 5J056DD28
, 5J056EE11
, 5J056EE12
, 5J056EE15
, 5J056FF07
, 5J056GG13
, 5J056HH04
