比較器、メモリデバイス、比較法、及びメモリ読出し法

発明者： ,
出願人/特許権者：
代理人 (1件)：吉武賢次 (外4名)
公報種別：公表公報
出願番号（国際出願番号）：特願2001-516194
公開番号（公開出願番号）：特表2003-506815
出願日： 2000年07月28日
公開日（公表日）： 2003年02月18日
要約：

【要約】比較器、メモリデバイス、比較法、及びメモリ読出し法が提供される。1つの特徴による比較器は、データ電圧信号を受信するデータ入力端、基準電圧信号を受信する基準入力端、及びデータ入力端及び基準入力端の内の一つに個別に結合され、データ電圧信号と基準電圧信号の内の一つを差動電流信号に変換し、差動電流信号を個別に出力するように構成された複数の電流源と、入力段から差動電流信号を受信するように構成された複数の入力端を含み、両差動電流信号を比較し、差動電流信号の比較結果を示す出力信号を出力するように構成された比較器段とを含んでいる。

請求項（抜粋）：

入力段、比較器段、及び出力段からなり、前記入力段は、複数の出力端と、データ電圧信号の受信用に用いられるデータ入力端と、基準電圧信号受信用に用いられる基準入力端と、前記データ入力端及び基準入力端の内の一方と個別に結合され、データ電圧信号及び基準電圧信号の内の一方を差動電流信号へと変換するように構成された複数の電流源とを有し、前記複数の電流源は出力端において差動電流信号を提供するように構成され、前記比較器段は、前記入力段の出力端に結合され、かつ前記差動電流信号を比較するように構成され、さらに前記比較器段は、出力端を有し、ラッチ部出力端における差動電流信号の比較結果を示す出力信号を提供するように構成されたラッチ部と、注入ノードを有し、各注入ノードにおいて差動電流信号を受信し、比較の間前記注入ノードをほぼ一定電圧に保持し、前記差動電流信号に応答して前記ラッチ部を制御する制御部と、前記ラッチ部の出力端に結合され、前記比較器段からの出力を受信する入力端を有し、データ電圧信号と基準電圧信号との比較の後で出力信号を出力する出力段とを含んでいることを特徴とする比較器。

IPC (3件)：

G11C 17/18 , H03F 3/45 , H03K 5/08

FI (3件)：

H03F 3/45 Z , H03K 5/08 E , G11C 17/00 306 Z

Fターム (25件)：

5B003AC07 , 5B003AD04 , 5J039DA12 , 5J039DB11 , 5J039DC00 , 5J039DC04 , 5J039KK04 , 5J039KK17 , 5J039KK18 , 5J039LL06 , 5J039MM08 , 5J039NN06 , 5J066AA01 , 5J066AA12 , 5J066CA41 , 5J066FA09 , 5J066HA10 , 5J066HA17 , 5J066HA39 , 5J066KA02 , 5J066KA05 , 5J066KA17 , 5J066MA21 , 5J066TA01 , 5J066TA06

前のページに戻る