特許
J-GLOBAL ID:200903050285214516
半導体装置の製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
伊藤 洋二 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-218213
公開番号(公開出願番号):特開2003-031651
出願日: 2001年07月18日
公開日(公表日): 2003年01月31日
要約:
【要約】【課題】 トレンチを形成するための製造工程を増加させることなく、トレンチ上部のコーナー部が丸めれるようにする。【解決手段】 シリコン基板1上にパッド酸化膜2とLP-SiN膜4とを順に成膜したのち、レジスト5を成膜する。そして、レジスト5をマスクとしたエッチングにより、LP-SiN膜4及びパッド酸化膜2をパターニングする。このエッチングの際に、LP-SiN膜4及びパッド酸化膜2の開口端に堆積物5が形成されるようにする。そして、堆積物5を残したままの状態で、LP-SiN膜4及びパッド酸化膜2をマスクとしたエッチングを行ない、シリコン基板1の表面にトレンチ6を形成する。このようにすれば、トレンチ6の上部のコーナー部を段付き形状にできるため、この段付き形状部分を熱酸化させることで、コーナー部を丸め処理することができる。
請求項(抜粋):
半導体基板(1)を用意する工程と、前記半導体基板の上にマスク層(2、3)を成膜する工程と、前記マスク層の上にレジスト(4)を形成する工程と、前記レジストをマスクとして、前記マスク層をエッチングによりパターニングし、前記マスク層に開口部を形成する工程と、前記パターニングされた前記マスク層をマスクとして、前記半導体基板にトレンチを形成するエッチング工程とを有してなり、前記マスク層に開口部を形成する工程では、前記マスク層をエッチングする際に該マスク層の開口端に堆積物(5)が形成される条件とし、前記半導体基板にトレンチを形成するエッチング工程では、前記堆積物を残した状態で、前記トレンチを形成するエッチングを行なうことを特徴とする半導体装置の製造方法。
IPC (2件):
H01L 21/76
, H01L 21/3065
FI (2件):
H01L 21/76 L
, H01L 21/302 M
Fターム (24件):
5F004AA12
, 5F004BB25
, 5F004DA01
, 5F004DA16
, 5F004DA23
, 5F004DB01
, 5F004DB03
, 5F004DB07
, 5F004EA03
, 5F004EA10
, 5F004EA28
, 5F004EB04
, 5F032AA36
, 5F032AA44
, 5F032AA45
, 5F032AA66
, 5F032AA77
, 5F032BA01
, 5F032DA02
, 5F032DA03
, 5F032DA21
, 5F032DA23
, 5F032DA25
, 5F032DA53
前のページに戻る